Heterogen integration: den nye motor inden for mikroelektronik

Informatic Digital » Recursos » Heterogen integration: den nye motor inden for mikroelektronik

Heterogen integration er blevet mikroelektronikindustriens nøglestrategi for fortsatte fremskridt, efterhånden som den traditionelle model med at skalere en enkelt monolitisk chip når sine grænser. I stedet for at fremstille alt på en enkelt wafer og på en enkelt node, kombineres meget forskellige chips, materialer og teknologier i et enkelt system, hvilket udnytter det bedste fra hver enkelt og minimerer afstanden mellem funktionelle blokke.

Dette skift i fokus stemmer perfekt overens med "More than Moore" -filosofien : Det handler ikke kun om at proppe flere transistorer ind pr. kvadratmillimeter, men om at bygge langt mere kraftfulde, specialiserede og effektive systemer ved at blande optiske, mekaniske, RF-, hukommelses- og avancerede logikkomponenter i en enkelt pakke. Fra 3D NAND flashhukommelse med hundredvis af lag til chiplets til datacentre, medicinsk udstyr og wearables, omdefinerer heterogen integration, hvordan halvledere designes og fremstilles.

Hvad er heterogen integration præcist?

Når vi taler om heterogen integration, refererer vi til kombinationen af ​​chips og enheder fra forskellige teknologiske processer og domæner (digital CMOS, RF, strøm, fotonik, MEMS, sensorer osv.) i et enkelt system. Hver komponent fremstilles ved hjælp af den teknologi, der tilbyder den bedste ydeevne eller pris, og derefter forbindes de meget tæt på chippen eller endda stables i 3D.

I den klassiske monolitiske System-on-Chip (SoC) -tilgang er alle funktioner integreret på den samme siliciumchip og i den samme fremstillingsproceslinje. Denne model fungerede rigtig godt til mobil- og forbrugerelektronik, forudsat at alle parter var enige om at dele den samme teknologi og de samme termiske, spændings- og materialebegrænsninger. Men efterhånden som kravene til højere effekt, højere frekvenser eller højt specialiserede sensorer stiger, bliver disse kompromiser uacceptable.

Med heterogen integration kan derimod en højfrekvensswitch fremstilles på en anden halvleder end en generel CMOS , en effektblok kan bygges på GaN eller en klasse III-V-enhed, og en optisk sensor kan implementeres på en platform, der er optimeret til fotonik. Alle disse er integreret på pakke- eller interposer-niveau med forbindelser med ekstremt høj tæthed, hvilket opnår meget korte veje og lave latenser mellem blokke.

Når konceptet udvides til hele det funktionelle sæt, kaldes det endda heterosystemintegration : ikke blot er forskellige chips forbundet, men hele systemet er designet og pakket med hensyn til strøm, køling, kommunikation, sikkerhed og pålidelighed fra starten.

Fra “Mere Moore” til “Mere end Moore”

Siden 1965 har industrien været styret af Gordon Moores berømte tommelfingerregel, ifølge hvilken antallet af transistorer på en chip omtrent fordobles hvert andet år . I årtier har dette holdt stik takket være den konstante miniaturisering af litografi, ned til noder i størrelsesordenen 5 nm eller mindre.

Men efterhånden som vi nærmer os de fysiske og økonomiske grænser for miniaturisering, er det ikke længere nok blot at reducere størrelsen på transistorer. I dag sameksisterer tre store teknologiske tendenser: fortsættelsen af ​​fabriksskalering ( "More Moore" ), eksplosionen af ​​ny avanceret pakning og heterogen integration ( "More than Moore" ) og fremkomsten af ​​radikalt forskellige arkitekturer såsom neuromorfisk databehandling og kvantedatabehandling.

Inden for lagring har 3D NAND- hukommelse været en tidlig demonstration af, hvordan man kan udnytte den tredje dimension. Producenter er gået fra plan NAND til enheder, der stables lodret i lag på omkring 200, hvilket multiplicerer tætheden uden udelukkende at reducere størrelsen på hver celle.

Inden for højtydende logik er den fremherskende strategi at opdele store chips i specialiserede chiplets , fremstille hver enkelt på den mest passende node og samle systemet igen ved hjælp af avanceret sammenkobling: 2D-omfordelingslag, 2.5D-interposere, 3D-stacking med TSV eller hybridbinding, afhængigt af applikationen. Dette muliggør modularitet, forbedrede produktionsudbytter og kortere time-to-market.

Heterogen integration er i bund og grund den praktiske måde at gøre "Mere end Moore" til virkelighed på , ved at maksimere funktionel tæthed og nærhed mellem chips uden at tvinge alle til at bruge den samme node eller den samme teknologi.

3D NAND og udfordringerne ved vertikal produktion

Vejen til 3D-integration begyndte at tage form med udviklingen af ​​NAND-flash . Takket være 193 nm immersionslitografi og multi-patterning-teknikker var producenterne i stand til at reducere størrelsen af ​​plan NAND til 1x nm nodeområdet, hvilket betyder ekstremt små dimensioner for et todimensionelt design.

I klassisk plan NAND flash-hukommelse genereres vandrette strimler af polysilicium , der fungerer som ordlinjer og forbinder kontrolgates for hver hukommelsescelle. Flaskehalsen opstod, da det kritiske element, den flydende gate, holdt op med at skalere korrekt: det kapacitive koblingsforhold mellem den flydende gate og kontrolgaten blev forringet, hvilket kompromitterede cellens pålidelige drift.

Stillet over for denne begrænsning besluttede virksomheder som Samsung at ændre deres tilgang radikalt og investere i 3D NAND . I 2013 introducerede de deres første kommercielle V-NAND, en 128 Gbit-chip med 24 vertikale lag og cirka 2,5 millioner kanaler. Senere introducerede de 32-lagsversioner og endda SSD'er baseret på disse arkitekturer . Andre aktører som Micron, SK Hynix og Toshiba fulgte trop.

I 3D NAND flash-hukommelse strækkes, bøjes og orienteres de traditionelle flade polysiliciumstrimler lodret. Konceptet med den flydende gate erstattes af ladningsfældeteknologier baseret på siliciumnitridfilm, hvor ladning lagres i modsatte områder af den samme struktur. Resultatet er en kompleks stak af materialer og lag, der skal fremstilles med ekstremt snævre tolerancer.

Samsung har kaldt sin 3D-teknologi Terabit Cell Array Transistor (TCAT) , en gate-all-around-arkitektur, hvor gaten fuldstændigt omgiver kanalen. Dette design er implementeret med en 30-40 nm-proces og gate-last flow, hvilket yderligere komplicerer fremstillingsprocessen.

TCAT-processen begynder med et CMOS-substrat, hvorpå lag af siliciumnitrid og siliciumdioxid aflejres skiftevis. Denne stabling, der ligner en slags "lagkage ", repræsenterer den første store udfordring: den skiftevis aflejring af stakken. Ved hjælp af CVD (Chemical Vapor Deposition) aflejres meget tynde ark, hvilket kræver høj ensartethed og meget lave defektniveauer, noget der bliver endnu mere komplekst, da målet er at overstige 32 lag.

Antallet af lag i denne indledende stak vil bestemme det endelige antal hukommelsesniveauer i enheden. En hård maske tilføjes derefter til denne struktur, og huller bores ved hjælp af fotolitografi. Dernæst kommer endnu en kritisk fase: ætsning af render med ekstremt høje aspektforhold fra toppen og ned til substratet. Disse aspektforhold er op til ti gange større end i plan teknologi, hvilket kræver ekstrem kontrol over ætseprocessen.

Efter ætsningen fores hullets vægge med polysilicium for at danne kanalen, og det centrale rum fyldes med siliciumdioxid, hvilket skaber den såkaldte " makaronikanal ". Indvendige søjler defineres derefter ved hjælp af spalteætsningsprocesser, og de oprindelige alternerende nitrid- og oxidlag fjernes, så den endelige struktur ligner et smalt, finneret tårn.

For at systemet kan fungere, er det vigtigt at forbinde den perifere logik til kontrolgatene på hvert hukommelsesniveau. Dette kræver et yderligere, meget komplekst trin: trappeætsning , som skaber en slags trappe på den ene side af enheden for elektrisk adgang til de forskellige lag. Hele dette sæt af teknikker illustrerer den iboende kompleksitet af avanceret vertikal integration og varsler de udfordringer, som heterogen integration udgør på andre områder.

Teknologiske nøgler til heterogen integration

For at bringe disse komplekse systemer til live trækker industrien på en bred vifte af teknologiske værktøjer : fra hybridbinding til on-chip-netværksarkitekturer, herunder organiske og glasbaserede interposere. Valget af den ene eller den anden afhænger af brugsscenariet, omkostningskravene og den ønskede ydeevne.

På det mest basale niveau (undertiden kaldet niveau 0) finder vi den individuelle chip . På niveau 1 integreres chips på en wafer eller stables oven på hinanden ved hjælp af TSV, microbumps eller direct bonding. Niveau 2 svarer typisk til et integrationslag baseret på organiske eller glasagtige interposere med forbindelser til resten af ​​systemet. Niveau 3 er optaget af selve substratet som systembærer, hvilket kan tilføje endnu mere funktionalitet.

Ekspertisecentre inden for heterogen integration, såsom Fraunhofer IZM og dets partnere, arbejder præcist for at mestre denne værktøjskasse og hjælpe industrien med at vælge det mest passende sæt af processer til hver applikation: fra billig fan-out-pakning til næsten monolitisk integration til meget højdensitetsdatabehandling.

Monolitisk 3D-integration og Network-on-Chip-arkitekturer

En af de vigtigste tilgange er monolitisk 3D-integration , som involverer stabling af flere aktive lag direkte på en enkelt siliciumwafer, hvilket danner en monolitisk vertikal struktur i stedet for flere samlede chips. Denne teknik reducerer kommunikationsafstandene mellem lagene drastisk og øger forbindelsestætheden betydeligt.

Denne type integration er afhængig af meget præcis kontrol af det termiske budget , da de øvre lag først behandles, når de nedre lag næsten er færdige. Derfor anvendes moderate temperaturer sammen med meget præcise justeringsmarkører for at sikre, at hvert nyt lag er placeret præcis, hvor det skal være.

Parallelt hermed er Network-on-Chip (NoC) -arkitekturer opstået som et svar på problemet med, hvordan man effektivt kan flytte data mellem et stigende antal kerner, hukommelser og acceleratorer inden for et enkelt system. I stedet for punkt-til-punkt-forbindelser og delte busser implementerer en NoC et grid-netværk med routere og kanaler, hvilket muliggør skalering til meget komplekse systemer ved at reducere flaskehalse.

Integreret med TSV'er eller siliciumvias er disse netværk særligt relevante i 3D-løsninger og platforme med flere chiplets. Et designteam kan således optimere informationsflowet og tilpasse netværkstopologien til kommunikationsmønsteret i deres applikation, hvilket er afgørende inden for kunstig intelligens eller autonom kørsel.

Fotonisk integration og heterogene bølgeledere

Et andet centralt aspekt ved heterogen integration er inkorporeringen af ​​integreret fotonik direkte i det samme pakningsmiljø eller endda den samme wafer som elektronikken. Såkaldte heterogene bølgeledere blander forskellige materialer (f.eks. silicium og III-V-forbindelser) for at lede lys med lave tab og høj hastighed inden i en chip.

Denne type system er især værdifuldt i kerneområdet for meget højtydende chips, hvor traditionelle elektriske forbindelser begynder at støde på begrænsninger i strømforbrug og latenstid. Ved at dirigere det optiske signal gennem specielt designede hulrum og signalveje minimeres interferens, og der opnås ekstremt hurtig dataoverførsel med betydeligt lavere strømforbrug.

Muligheden for at kombinere elektroniske og optiske blokke på en enkelt platform åbner døren for applikationer som højtydende databehandling med interne optiske links, næste generations datacenterforbindelser eller endda integration af centrale kvantesystemkomponenter i mere kompakte chips.

Anvendelser: fra bilindustrien til IoT og medicin

Heterogen integration er en tværgående teknologi, der påvirker stort set alle sektorer: højtydende databehandling, bilindustrien, kommunikation, vedvarende energi, intelligent landbrug, sundhedspleje og Internet of Things, blandt andre. Hvert område anvender den samme filosofi, men med et meget forskelligt sæt processer og omkostningsprioriteter.

Inden for højtydende databehandling og træning af store AI-modeller er det primære mål at maksimere beregningsydelsen pr. watt og pr. arealenhed. Dette opnås ved at kombinere avancerede GPU'er eller TPU'er med hukommelsesstakke med høj båndbredde ved hjælp af hybrid bonding eller 3D-stacking, hvilket skaber ekstremt tætte moduler.

Inden for det medicinske område muliggør integrationen af ​​chiplets yderst brugerdefinerede designs: processeringsblokke, analog signalopsamling, trådløs kommunikation og hardwaresikkerhed kan blandes i meget specifikke konfigurationer for hver type enhed, fra patientmonitorer til implantater og sundheds-wearables.

Avancerede materialer: GaN og III-V halvledere

Integrationen af ​​materialer som galliumnitrid (GaN) og andre halvledere i III-V-gruppen, som er fundamentale for kraft-, radiofrekvens- og højfrekvente kommunikationsapplikationer, fortjener særlig omtale. Disse materialer tilbyder overlegen ydeevne ved håndtering af høje spændinger, intense strømme eller meget højfrekvente signaler.

Ved at integrere dem med siliciumwafere ved hjælp af siliciumvias og hybridbindingsteknologier kan designteams opnå enheder med forbedret termisk styring og lavere strømforbrug uden at gå på kompromis med kompatibilitet med store produktionsprocesser. Dette er allerede blevet en de facto standard for visse segmenter af effektelektronik og avancerede RF-systemer.

Denne GaN/III-V/silicium-kombination passer perfekt ind i logikken bag heterogen integration: hvert materiale bruges kun, hvor det tilfører mest værdi, og er forbundet via en pakningsinfrastruktur, der sikrer korte veje, lav parasitisk induktans og god afledning af den genererede varme.

Chiplets, wearables og nye generationer af enheder

Chiplet- strategien er ikke begrænset til store datacenterprocessorer. Den transformerer også sektorer som medicinsk udstyr og personlig forbrugerelektronik, hvor muligheden for at blande og matche funktionelle blokke åbner døren for langt dybere tilpasning.

Inden for sundhedssektoren kan en enkelt leverandør tilbyde et sæt certificerede chiplets (behandling, kommunikation, specifikke sensorer, hardwarekryptering osv.) og kombinere dem i forskellige pakker afhængigt af slutenheden: en monitor til vitale tegn, et smart patch eller en bærbar diagnostisk enhed. Dette forkorter udviklingscyklusser og letter genbrug af IP.

Især bærbare enheder drager fordel af heterogen integration. Med inkorporering af efterbehandlede CMOS-chips, avancerede waferbonding-teknikker og ultrakompakt emballage er det muligt at designe smartwatches, fitnesstrackere eller hovedtelefoner med længere batterilevetid, flere sensorer og bedre tilslutningsmuligheder uden at øge (og endda reducere) enhedens fysiske størrelse.

I disse sammenhænge er en balance mellem ydeevne, strømforbrug og omkostninger altafgørende. Det giver ikke altid mening at bruge krævende teknikker som hybrid bonding; ofte foretrækkes fan-out eller microbump-integration , da de kræver billigere infrastruktur og stadig tilbyder mere end tilstrækkelig tæthed til den type signal og datahastighed, der håndteres.

Nylige fremskridt: CFET, FeFET og kvantefotonik

Fremskridt inden for basale enheder spiller også en afgørende rolle i heterogen integration. Blandt disse skiller komplementære FET'er (CFET'er) sig ud , en teknologi der gør det muligt at stable nMOS- og pMOS-transistorer oven på hinanden, hvilket radikalt reducerer fodaftrykket og forbedrer energieffektiviteten.

Indførelsen af ​​CFET i siliciumchips lover mindre og mere effektive transistorer, der opretholder effektiv intern kommunikation takket være den ekstremt præcise justering af lagene. Denne innovation er nøglen til yderligere at komprimere logik til mindre volumener, noget der passer perfekt til koncepterne 3D-stabling og avanceret pakning.

På den anden side anvender ferroelektriske FET'er (FeFET'er) ferroelektriske materialer, der er i stand til at opretholde deres polarisering, hvilket resulterer i meget hurtige, ikke-flygtige hukommelser med lavt strømforbrug og god datalagring. Ved at integrere dem i chips centrale og aktive områder forbedrer FeFET'er både ydeevnen og energieffektiviteten af ​​arkitekturer, der skal lagre og hente store mængder information med lav latenstid.

Parallelt hermed etablerer integreret kvantefotonik sig som en førende anvendelse af heterogen integration. Ved at behandle information i form af kvantetilstande af lys kræver disse systemer en tæt integreret kombination af bølgeledere, kilder, detektorer og styrekredsløb, hvilket kun er muligt med tæt integration af flere materialer og processer.

I alle disse tilfælde er pakken og den måde, elementerne er forbundet på, lige så vigtig som selve enhederne, og de er afhængige af teknikker som hybridbinding, siliciumwafere og intelligent brug af vias og justeringsmarkører.

Tekniske, materielle og omkostningsmæssige udfordringer

Trods sine enorme fordele præsenterer heterogen integration betydelige udfordringer . En af de vigtigste er den tekniske kompleksitet ved at justere og forbinde meget forskellige komponenter i et så lille volumen uden at udløse defekter eller interne mekaniske belastninger.

Termisk styring er et andet kritisk punkt: Når man kombinerer blokke med høj effekt og høj densitet, bliver det termiske budget en central designparameter. Dårlig varmefordeling eller utilstrækkelig varmeafledning kan beskadige følsomme komponenter eller forringe ydeevnen alvorligt, så køling, materialevalg og selve pakkearkitekturen skal overvejes i fællesskab.

Kompatibilitet mellem forskellige materialer (silicium, III-V-forbindelser, GaN, specialglas, organiske polymerer osv.) udgør også en udfordring. Forskelle i termisk udvidelseskoefficienter, mekaniske egenskaber eller kemisk stabilitet kan føre til spændinger, delaminering eller for tidlig svigt, hvis det ikke håndteres korrekt under design og fremstilling.

Oven i købet kommer spørgsmålet om omkostninger og skalerbarhed. De mest avancerede teknologier, såsom ultratynd hybridbinding, kræver dyrt udstyr og en yderst sofistikeret infrastruktur, hvilket øger produktionsomkostningerne. Den største udfordring for industrien er at finde balancen mellem ydeevne, omkostninger og produktionsvolumen og kun vælge de værktøjer, der virkelig er nødvendige for hvert marked.

EDA, pålidelighed og forskningscentrenes rolle

Fremkomsten af ​​heterogen integration tvinger også elektroniske designværktøjer (EDA) til at udvikle sig . Det er ikke længere nok at beskrive en enkelt monolitisk chip: det er nu nødvendigt at modellere interposere, omfordelingslag, TSV, multiple bonding, tredimensionelle termiske effekter og elektromekanisk pålidelighed, blandt mange andre faktorer.

Forskningscentre som Fraunhofer IZM leverer central værdi ved at stille produktionslinjer og testbænke til rådighed for industrien til nye emballerings- og integrationsteknologier. Ud over at udvikle processer udfører de pålidelighedstest, der går ud over blot elektrisk testning, og inkorporerer den funktionelle adfærd af sensorer, aktuatorer og RF-grænseflader for at forstå årsagerne til potentielle fejl.

Historisk set kunne forskningsinstitutter arbejde med udstyr, der var to eller tre generationer bagud i forhold til industriens nyeste teknologi. I dag tvinger presset fra applikationer som AI og højtydende databehandling dem til at bringe deres laboratorier tættere på niveau med renrum i topklasse , med deraf følgende omkostningsstigninger og løbende investeringer i infrastruktur.

Samtidig dedikerer nogle producenter hele fabrikker udelukkende til avancerede pakningsopgaver og omdanner nodefaciliteter, der betragtes som "forældede" til logikfremstilling, men er perfekt egnede til produktion af interposere eller højdensitetsforbindelsesstrukturer. Denne model passer rigtig godt til ideen om at maksimere brugen af ​​den eksisterende industrielle base.

Indvirkning på edge computing, deep learning og bæredygtighed

Inden for edge computing gør heterogen integration det muligt at placere processorkapacitet meget tæt på det sted, hvor data genereres, hvilket reducerer behovet for at sende information til skyen og letter presset på netværk og datacentre. Ved at kombinere forskellige wafere og funktionelle blokke opnås enheder, der er i stand til at udføre komplekse opgaver på stedet, samtidig med at lavt strømforbrug og et lille fodaftryk opretholdes.

Deep learning- applikationer kræver chips med høj parallel computerkapacitet og enorm hukommelsesbåndbredde. Kombinationen af ​​computerchiplets med stablede hukommelser og optimerede NoC-netværk, sammen med avancerede bonding-processer, gør det muligt at træne og implementere stadig større modeller uden at omkostninger og strømforbrug stiger til uholdbare niveauer.

Bæredygtighed er også en central del af ligningen. Den underliggende idé om heterogen integration er at opnå maksimal ydeevne og funktionalitet til den lavest mulige økonomiske og miljømæssige omkostning. Initiativer som Green ICT- projekterne undersøger det miljømæssige fodaftryk af informations- og kommunikationsinfrastrukturer, lige fra udvælgelsen af ​​råmaterialer og waferforarbejdning til printkortdesign og systemintegration.

Inden for hardwaresikkerhed kan integration af funktioner på tværs af forskellige distribuerede blokke, med elementer som RFID-mikrotags indlejret i renoverede chips, forbedre sporbarheden i forsyningskæden og reducere antallet af enkeltstående fejl, hvilket styrker pålideligheden af ​​kritiske systemer. Alt dette er en del af en tilgang, hvor ydeevne, sikkerhed og bæredygtighed går hånd i hånd.

Når man ser på hele billedet, fremstår heterogen integration som den søjle, der vil give mikroelektronik mulighed for at fortsætte med at bevæge sig ud over grænserne for simpel miniaturisering og kombinere meget forskellige teknologier og materialer for at tilbyde mere kraftfulde og effektive systemer, der er tilpasset de reelle behov i hver applikation.