Integrarea eterogenă: noul motor al microelectronicii

Informatec Digital » Recursos » Integrarea eterogenă: noul motor al microelectronicii

La integrare eterogenă A devenit cel mai mare atu al industriei microelectronice pentru progresul continuu, pe măsură ce modelul clasic de scalare a unui singur cip monolitic începe să-și atingă limitele. În loc să se fabrice totul pe o singură placă și la un singur nod, cipuri, materiale și tehnologii foarte diferite sunt combinate în cadrul aceluiași sistem, stoarcând ce e mai bun din fiecare și minimizând distanțele dintre blocurile funcționale.

Această schimbare de focus se potrivește perfect cu filosofia „Mai mult decât Moore”Nu este vorba doar de înghesuirea mai multor tranzistoare pe milimetru pătrat, ci de construirea unor sisteme mult mai puternice, specializate și eficiente prin combinarea componentelor optice, mecanice, RF, de memorie și logice avansate într-un singur pachet. De la memoria flash 3D NAND cu sute de straturi, la chipleturi pentru centre de date, dispozitive medicale și dispozitive portabile, integrarea eterogenă redefinește modul în care semiconductorii sunt proiectați și fabricați.

Ce este mai exact integrarea eterogenă?

Când vorbim despre integrare eterogenă, ne referim la combinație de cipuri și dispozitive din diferite procese și domenii tehnologice (CMOS digital, RF, putere, fotonică, MEMS, senzori etc.) într-un singur sistem. Fiecare bloc este fabricat folosind tehnologia care oferă cea mai bună performanță sau cost, iar apoi sunt interconectate foarte aproape de cip sau chiar suprapuse în 3D.

În abordarea clasică a Sistem monolitic pe cip (SoC)Toate funcțiile sunt integrate pe același cip de siliciu și pe aceeași linie de producție. Acest model a funcționat foarte bine pentru telefoanele mobile și electronicele de larg consum, cu condiția ca toate părțile să fie de acord să partajeze aceeași tehnologie și aceleași limitări termice, de tensiune și de materiale. Cu toate acestea, pe măsură ce puterile de ieșire mai mari, frecvențele mai mari sau senzorii extrem de specializați devin mai solicitanți, aceste compromisuri nu mai sunt acceptabile.

Pe de altă parte, cu integrarea eterogenă, un comutator de înaltă frecvență poate fi fabricat dintr-un semiconductor altul decât CMOS de uz generalUn bloc de putere poate fi construit pe un dispozitiv GaN sau Clasa III-V, iar un senzor optic poate fi implementat pe o platformă optimizată fotonic. Toate acestea sunt integrate la nivel de capsula sau interpozer cu interconexiuni de densitate extrem de mare, realizând căi foarte scurte și latențe reduse între blocuri.

Când conceptul este extins pentru a cuprinde întregul set funcțional, vorbim chiar despre integrarea sistemelor heteroNu numai că diferite cipuri sunt îmbinate, dar întregul sistem este proiectat și ambalat luând în considerare încă de la început alimentarea, răcirea, comunicațiile, securitatea și fiabilitatea.

De la „Mai mult Moore” la „Mai mult decât Moore”

Din 1965, industria a fost ghidată de faimoasa regulă generală a lui Gordon Moore, conform căreia numărul de tranzistoare de pe un cip este Se dublează aproximativ la fiecare doi ani.Timp de decenii, acest lucru a fost realizat datorită reducerii constante a litografiei, ajungând la noduri de ordinul a 5 nm sau mai puțin.

Totuși, pe măsură ce ne apropiem de limitele fizice și economice ale miniaturizării, simpla reducere a dimensiunii tranzistoarelor nu mai este suficientă. Astăzi, coexistă trei vectori tehnologici majori: continuarea scalării în fabrică („Mai mult Moore”), explozia noilor ambalaje avansate și a integrării eterogene („Mai mult decât Moore”) și apariția unor arhitecturi radical diferite, cum ar fi calculul neuromorfic sau calculul cuantic.

În domeniul stocării, memoriei 3D NAND Aceasta a fost o demonstrație timpurie a modului de valorificare a celei de-a treia dimensiuni. Producătorii au trecut de la memoria NAND planară la dispozitive care se stivuiesc vertical în straturi de aproximativ 200, multiplicând densitatea fără a se baza exclusiv pe reducerea dimensiunii fiecărei celule.

În logica de înaltă performanță, strategia predominantă este de a sparge matrițele mari chipleturi specializateFiecare componentă este fabricată la nodul cel mai potrivit, iar sistemul este apoi reasamblat folosind interconectare avansată: straturi de redistribuire 2D, interpozitoare 2.5D, stivuire 3D cu TSV sau lipire hibridă, în funcție de aplicație. Acest lucru permite modularitate, randamente de fabricație îmbunătățite și un timp de lansare pe piață mai scurt.

Integrarea eterogenă este, în esență, modalitatea practică de a face acest lucru realitate. „Mai mult decât Moore”maximizarea densității funcționale și a proximității cipurilor fără a obliga pe toată lumea să utilizeze același nod sau aceeași tehnologie.

3D NAND și provocările fabricației verticale

Calea către integrarea 3D a început să prindă contur clar odată cu evoluția Bliț NANDDatorită litografiei prin imersie la 193 nm și tehnicilor de modelare multiplă, producătorii au reușit să reducă dimensiunea memoriei NAND planare la un interval de noduri de 1x nm, ceea ce înseamnă dimensiuni extrem de mici pentru un design bidimensional.

În memoria flash NAND planară clasică, se generează următoarele: benzi orizontale de polisilicon care acționează ca linii de cuvinte și conectează porțile de control ale fiecărei celule de memorie. Blocajul a apărut atunci când elementul critic, poarta flotantă, a încetat să mai scaleze corect: relația de cuplare capacitivă dintre poarta flotantă și poarta de control s-a deteriorat, compromițând funcționarea fiabilă a celulei.

Confruntate cu această limitare, companii precum Samsung au decis să își schimbe radical abordarea și să se concentreze pe 3D-NANDÎn 2013, au introdus primul lor V-NAND comercial, un cip de 128 Gbit cu 24 de straturi verticale și aproximativ 2,5 milioane de canale. Ulterior, au introdus versiuni cu 32 de straturi și chiar Unități SSD bazate pe aceste arhitecturiAlți jucători precum Micron, SK Hynix și Toshiba au urmat aceeași cale.

În memoria 3D NAND, vechile benzi plate de polisilicon sunt întinse, îndoite și poziționate vertical. Conceptul de poartă plutitoare este înlocuit de tehnologiile de „captare a încărcării” Bazat pe pelicule de nitrură de siliciu, unde sarcina este stocată în regiuni opuse ale aceleiași structuri. Rezultatul este o stivă complexă de materiale și straturi care trebuie fabricată cu toleranțe extrem de fine.

Samsung și-a numit tehnologia 3D Tranzistor cu matrice de celule Terabit (TCAT)Aceasta este o arhitectură de tip „gate-all-around” (poarta înconjoară complet canalul), în care poarta înconjoară complet canalul. Această schemă este implementată cu reguli de proiectare de ordinul a 30 până la 40 nm și un flux de tip „gate-last”, adăugând și mai multă complexitate procesului de fabricație.

Procesul TCAT începe cu un substrat CMOS pe care sunt depuse alternativ straturi de nitrură de siliciu și dioxid de siliciu. Această stivuire, care seamănă cu un fel de „tort cu straturi”Aceasta reprezintă prima provocare majoră: depunerea alternantă a stivei. Folosind CVD (depunere chimică în fază de vapori), se depun foi foarte subțiri, necesitând o uniformitate ridicată și niveluri foarte scăzute de defecte, lucru care devine și mai complicat cu cât obiectivul este de a depăși 32 de straturi.

Numărul de straturi din această stivă inițială va determina numărul final de niveluri de memorie din dispozitiv. Peste această structură se adaugă o mască rigidă, iar găurile sunt găurite folosind fotolitografia. Urmează o altă etapă critică: gravarea tranșeelor ​​cu un raport de aspect foarte ridicat de sus în jos până la substrat. Aceste rapoarte de aspect sunt de până la zece ori mai mari decât în ​​tehnologia planară, care necesită un control extrem al procesului de gravare.

După gravare, pereții găurii sunt căptușiți cu polisilicon pentru a forma canalul, iar spațiul central este umplut cu dioxid de siliciu, creând așa-numitul „canalul de macaroaneColoanele interne sunt apoi definite prin procese de gravare cu fante, iar straturile alternative originale de nitrură și oxid sunt îndepărtate, astfel încât structura finală seamănă cu un turn îngust, cu aripioare.

Pentru ca sistemul să funcționeze, este esențial să se conecteze logica periferică la porțile de control ale fiecărui nivel de memorie. Acest lucru necesită un pas suplimentar, extrem de complex: gravare a scărilorAceasta implică sculptarea unui fel de scară pe o parte a dispozitivului pentru a accesa electric diferitele straturi. Întregul set de tehnici ilustrează complexitatea inerentă a integrării verticale avansate, prefigurând provocările reprezentate de integrarea eterogenă în alte domenii.

Cheile tehnologice ale integrării eterogene

Pentru a da viață acestor sisteme complexe, industria utilizează o gamă largă de resurse. „trusă de instrumente” tehnologicăDe la legături hibride la arhitecturi de rețea on-chip, inclusiv interpozitori organici sau din sticlă, alegerea unui sistem sau a altuia depinde de cazul de utilizare, cerințele de cost și performanța dorită.

La cel mai elementar nivel (numit uneori nivelul 0), găsim cip individualLa nivelul 1, cipurile sunt integrate pe o placă de circuite integrate sau suprapuse unele peste altele folosind TSV, microbumps sau lipire directă. Nivelul 2 corespunde de obicei unui strat de integrare bazat pe interpozitori organici sau din sticlă, cu conexiuni la restul sistemului. Nivelul 3 este ocupat de substratul în sine, ca purtător al sistemului, care poate adăuga și mai multă funcționalitate.

Centrele de excelență în integrarea eterogenă, cum ar fi Fraunhofer IZM și partenerii săi, lucrează tocmai la stăpânirea acestui set de instrumente și la ajutarea industriei să selecteze cel mai potrivit set de procese pentru fiecare aplicație: de la ambalaj fan-out cu cost redus până la integrare aproape monolitică pentru calcul de înaltă densitate.

Integrare 3D monolitică și arhitecturi Network-on-Chip

Una dintre abordările cheie este integrare 3D monoliticăAceastă tehnică implică stivuirea mai multor straturi active direct pe o singură placă de siliciu, formând o structură verticală monolitică în loc de mai multe cipuri asamblate. Această metodă reduce drastic distanțele de comunicare dintre straturi și crește considerabil densitatea interconexiunilor.

Acest tip de integrare se bazează pe un control foarte fin al buget termicDeoarece straturile superioare sunt procesate atunci când cele inferioare sunt aproape gata, se folosesc temperaturi moderate și markeri de aliniere foarte preciși pentru a se asigura că fiecare strat nou este exact acolo unde ar trebui să fie.

În paralel, arhitecturile Rețea pe cip (NoC) Rețelele de calcul (NoC) au apărut ca răspuns la problema modului de a muta eficient datele între un număr tot mai mare de nuclee, memorii și acceleratoare în cadrul unui singur sistem. În loc de conexiuni punct-la-punct și magistrale partajate, un NoC implementează o rețea de tip grilă cu routere și canale, permițându-i să scaleze la sisteme foarte complexe, reducând în același timp blocajele.

Integrate cu TSV-uri sau cu fire de siliciu, aceste rețele sunt deosebit de relevante în soluțiile 3D și platformele multi-chiplet. O echipă de proiectare poate astfel optimiza fluxul de informații, adaptând topologia rețelei la modelul de comunicare al aplicației sale, lucru critic în inteligența artificială sau conducerea autonomă.

Integrare fotonică și ghiduri de undă eterogene

Un alt aspect fundamental al integrării eterogene este încorporarea fotonică integrată direct în același mediu de împachetare sau chiar pe aceeași plachetă ca și componentele electronice. Așa-numitele ghiduri de undă eterogene combină diferite materiale (de exemplu, siliciu și compuși III-V) pentru a ghida lumina cu pierderi reduse și viteză mare în cadrul unui cip.

Acest tip de sistem este deosebit de valoros în regiune centrală de cipuri de foarte înaltă performanță, unde conexiunile electrice tradiționale încep să întâmpine limitări în ceea ce privește consumul de energie și latența. Prin direcționarea semnalului optic prin cavități și căi special concepute, interferențele sunt reduse la minimum, iar transmisia extrem de rapidă a datelor este realizată cu un consum de energie semnificativ mai mic.

Capacitatea de a combina blocuri electronice și optice pe o singură platformă deschide calea către aplicații precum calcul de înaltă performanță cu legături optice interne, interconexiuni de ultimă generație între centre de date sau chiar integrarea componentelor cheie ale sistemului cuantic în cipuri mai compacte.

Aplicații: de la industria auto la IoT și medicină

Integrarea eterogenă este o tehnologie transversală care are impact asupra practic tuturor sectoarelor: calcul de înaltă performanță, industria auto, comunicații, energie regenerabilă, agricultură inteligentă, sănătate și Internetul Lucrurilor, printre altele. Fiecare domeniu aplică aceeași filozofie, cu un set foarte diferit de procese și priorități de cost.

În calculul de înaltă performanță și antrenarea modelelor mari de inteligență artificială, obiectivul principal este maximizarea performanței de calcul per watt și per unitatea de suprafață. Acest lucru se realizează prin combinarea diverselor tehnologii. GPU sau TPU de generație următoare cu stive de memorie cu lățime de bandă mare folosind legături hibride sau stivuire 3D, creând module extrem de dense.

În domeniul medical, integrarea chipletelor permite designuri extrem de personalizate: blocurile de procesare, achiziția semnalelor analogice, comunicațiile wireless și securitatea hardware pot fi combinate în configurații foarte specifice fiecărui tip de dispozitiv, de la monitoare pentru pacienți inclusiv implanturi medicale și dispozitive purtabile.

Materiale avansate: semiconductori GaN și III-V

Integrarea unor materiale precum... merită un capitol separat. nitrură de galiu (GaN) și alți semiconductori din grupa III-V, esențiali pentru aplicații de putere, radiofrecvență și comunicații de înaltă frecvență. Aceste materiale oferă performanțe superioare atunci când gestionează tensiuni ridicate, curenți mari sau semnale de foarte înaltă frecvență.

Prin integrarea lor cu napolitane de siliciu folosind via-uri de siliciu și tehnologii de lipire hibridă, echipele de proiectare pot obține dispozitive cu management termic îmbunătățit și consum redusfără a sacrifica compatibilitatea cu procesele de fabricație la scară largă. Este deja un standard de facto pentru anumite segmente ale electronicii de putere și ale sistemelor RF avansate.

Această combinație GaN/III-V/siliciu se încadrează perfect în logica integrării eterogene: fiecare material este utilizat doar acolo unde adaugă cea mai mare valoare și este conectat printr-o infrastructură de împachetare care asigură căi scurte, inductanță parazitară redusă și o bună disipare a căldurii generate.

Chiplet-uri, dispozitive portabile și noi generații de dispozitive

Strategia cipite Nu se limitează la procesoarele mari din centrele de date. De asemenea, transformă sectoare precum dispozitivele medicale și electronicele personale de larg consum, unde capacitatea de a combina și potrivi blocuri funcționale deschide ușa către o personalizare mult mai profundă.

În sectorul medical, un singur furnizor poate oferi un set de chipleturi certificate (procesare, comunicații, senzori specifici, criptare hardware etc.) și le poate combina în pachete diferite, în funcție de dispozitivul final: un monitor de semne vitale, un plasture inteligent sau un dispozitiv de diagnostic portabil. Acest lucru scurtează ciclurile de dezvoltare și facilitează... Reutilizarea IP-ului.

L wearables Acestea beneficiază în special de integrarea eterogenă. Prin încorporarea cipurilor CMOS post-procesate, a tehnicilor avansate de lipire a waferelor și a ambalajelor ultracompacte, este posibil să se proiecteze ceasuri inteligente, dispozitive de urmărire a fitnessului sau căști cu o durată de viață mai lungă a bateriei, mai mulți senzori și o conectivitate mai bună, fără a crește (și chiar a reduce) dimensiunea fizică a dispozitivului.

În aceste contexte, un echilibru între performanță, consum și cost este primordial. Nu are întotdeauna sens să se utilizeze tehnici atât de solicitante precum lipirea hibridă; adesea, se aleg alternative. integrare tip fan-out sau microbumpcare necesită o infrastructură mai puțin costisitoare și oferă în continuare o densitate mai mult decât suficientă pentru tipul de semnal și rata de date gestionate.

Progrese recente: CFET, FeFET și fotonică cuantică

Progresele înregistrate în domeniul dispozitivelor de bază joacă, de asemenea, un rol vital în integrarea eterogenă. Printre acestea, se remarcă următoarele: FET-uri complementare (CFET), o tehnologie care permite suprapunerea tranzistoarelor nMOS și pMOS unul peste altul, reducând radical amprenta și îmbunătățind eficiența energetică.

Adoptarea CFET în cipurile de siliciu promite tranzistoare mai mici și mai eficiente, menținând o comunicare internă eficientă datorită alinierii extrem de precise a straturilor. Această inovație este esențială pentru comprimarea suplimentară a logicii în volume mai mici, ceea ce se potrivește perfect cu conceptele de stivuire 3D și împachetare avansată.

Pe de altă parte, FET-uri feroelectrice (FeFET) Acestea utilizează materiale feroelectrice capabile să își mențină polarizarea, rezultând memorii foarte rapide, cu consum redus de energie, nevolatile și cu o bună retenție a datelor. Prin integrarea în regiunile centrale și active ale cipurilor, FeFET-urile îmbunătățesc atât performanța, cât și eficiența energetică a arhitecturilor care trebuie să stocheze și să recupereze cantități mari de informații cu latență redusă.

În paralel, cel fotonică cuantică integrată Se impune ca o aplicație de top a integrării eterogene. Prin procesarea informațiilor sub formă de stări cuantice ale luminii, aceste sisteme necesită o combinație foarte strâns integrată de ghiduri de undă, surse, detectoare și circuite de control, ceea ce este fezabil doar prin integrarea strânsă a mai multor materiale și procese.

În toate aceste cazuri, pachetul și modul în care sunt conectate elementele sunt la fel de importante ca dispozitivele în sine, iar acestea se bazează pe tehnici precum lipirea hibridă, napolitanele de siliciu și utilizarea inteligentă a fire de contact și a markerilor de aliniere.

Provocări tehnice, materiale și de cost

În ciuda enormelor sale avantaje, integrarea eterogenă implică provocări considerabileUna dintre principalele provocări este complexitatea tehnică a alinierii și conectării unor componente foarte diferite într-un volum atât de mic, fără a declanșa defecte sau solicitări mecanice interne.

La Gestionarea termică Acesta este un alt punct critic: atunci când se combină blocuri de mare putere și densitate mare, bugetul termic devine un parametru central de proiectare. Distribuția slabă a căldurii sau disiparea insuficientă pot deteriora componentele sensibile sau pot degrada serios performanța, așa că răcirea, selecția materialelor și arhitectura carcasei în sine trebuie luate în considerare împreună.

Compatibilitatea dintre diferite materiale (siliciu, compuși III-V, GaN, sticle speciale, polimeri organici etc.) prezintă, de asemenea, o provocare. Diferențele de coeficienți de dilatare termică, proprietăți mecanice sau stabilitate chimică pot cauza solicitări, delaminări sau defecțiuni premature dacă nu sunt gestionate corect în proiectare și proces.

La toate acestea se adaugă problema costului și a scalabilității. Cele mai avansate tehnologii, cum ar fi lipirea hibridă cu un pas ultra-subțire, necesită echipamente scumpe și o infrastructură extrem de sofisticată, ceea ce crește costurile de producție. Principala provocare pentru industrie este găsirea echilibrului între performanță, cost și volum de producțieselectând doar acele instrumente care sunt cu adevărat necesare pentru fiecare piață.

EDA, fiabilitatea și rolul centrelor de cercetare

Creșterea integrării eterogene forțează, de asemenea, evoluția instrumente de proiectare electronică (EDA)Nu mai este suficient să descriem un singur cip monolitic: este necesar să modelăm interpozitorii, straturile de redistribuire, TSV, legăturile multiple, efectele termice tridimensionale și fiabilitatea electromecanică, printre mulți alți factori.

Centrele de cercetare precum Fraunhofer IZM oferă valoare cheie punând-o la dispoziția industriei piloți de linie și bancuri de testare pentru noi tehnologii de ambalare și integrare. Pe lângă dezvoltarea proceselor, aceștia efectuează teste de fiabilitate care depășesc simpla testare electrică, încorporând comportamentul funcțional al senzorilor, actuatoarelor sau interfețelor RF pentru a înțelege motivele potențialelor defecțiuni.

Din punct de vedere istoric, institutele de cercetare puteau lucra cu echipamente aflate cu două sau trei generații în urma tehnologiei de ultimă generație din industrie. Astăzi, presiunea exercitată de aplicații precum inteligența artificială și calculul de înaltă performanță le obligă să își aducă laboratoarele mai aproape de nivelul... camere sterile de nivel superior, cu creșterea aferentă a costurilor și investițiile continue în infrastructură.

În același timp, unii producători dedică fabrici întregi exclusiv sarcinilor avansate de împachetare, reutilizând facilități de noduri considerate „învechite” pentru fabricarea de logică, dar perfect potrivite pentru producerea de interpozitoare sau structuri de interconectare de mare densitate. Acest model se potrivește foarte bine cu ideea de maximizare a utilizării bazei industriale existente.

Impactul asupra edge computing-ului, învățării profunde și sustenabilității

Pe terenul de marginea de calculIntegrarea eterogenă permite plasarea capacității de procesare foarte aproape de locul unde sunt generate datele, reducând nevoia de a trimite informații către cloud și reducând presiunea asupra rețelelor și centrelor de date. Prin combinarea diferitelor napolitane și blocuri funcționale, se obțin dispozitive capabile să execute sarcini complexe la fața locului, menținând în același timp un consum redus de energie și o amprentă redusă.

Aplicațiile învățare profundă Acestea necesită cipuri cu o capacitate mare de calcul paralel și o lățime de bandă enormă a memoriei. Combinația dintre chipleturile de calcul cu memorii suprapuse și rețele NoC optimizate, împreună cu procese avansate de conectare, face posibilă antrenarea și implementarea de modele din ce în ce mai mari, fără ca costurile și consumul de energie să crească vertiginos la niveluri nesustenabile.

Sustenabilitatea joacă, de asemenea, un rol cheie în ecuație. Ideea de bază a integrării eterogene este de a obține performanță și funcționalitate maxime la cel mai mic cost economic și de mediu posibil. Inițiative precum proiectele de TIC ecologice Aceștia studiază amprenta ecologică a infrastructurilor informaționale și de comunicații, de la selecția materiilor prime și procesarea plachetelor până la proiectarea plăcilor și integrarea sistemelor.

În domeniul securității hardware, integrarea funcțiilor în diferite blocuri distribuite, cu elemente precum microetichete RFID încorporate În recondiționarea cipurilor, aceasta poate îmbunătăți trasabilitatea lanțului de aprovizionare și poate reduce punctele unice de defecțiune, consolidând fiabilitatea sistemelor critice. Toate acestea fac parte dintr-o abordare în care performanța, siguranța și sustenabilitatea merg mână în mână.

Luând în considerare întreaga imagine, integrarea eterogenă se impune ca pilonul care va permite microelectronicii să continue să depășească limitele simplei miniaturizări, combinând tehnologii și materiale foarte diverse pentru a oferi sisteme mai puternice și mai eficiente, adaptate nevoilor reale ale fiecărei aplicații.