- 异构集成将不同的芯片和材料组合成一个系统，克服了传统单片集成方法的局限性。
- 3D NAND、单片堆叠、中介层和混合键合等技术可以提高密度、性能和能源效率。
- 主要应用领域包括高性能计算、汽车、物联网、医疗设备以及嵌入式光子学（包括经典光子学和量子光子学）。
- 主要挑战在于热管理、材料兼容性和成本，这些挑战将通过新的 EDA 工具和专门的卓越中心来解决。
La 异构集成 随着传统的单芯片集成模式逐渐接近极限，这种模式已成为微电子行业持续发展的最大优势。它不再局限于在单个晶圆和单个工艺节点上制造所有组件，而是将截然不同的芯片、材料和技术集成到同一系统中，从而最大限度地发挥每种组件的优势，并最大限度地缩短功能模块之间的距离。
这种关注点的转变与该理念完美契合。 “超越摩尔”异构集成不仅仅是提高每平方毫米晶体管的数量，而是将光学、机械、射频、存储器和先进逻辑组件集成到单个封装中，从而构建功能更强大、更专业、更高效的系统。从拥有数百层的 3D NAND 闪存到用于数据中心、医疗设备和可穿戴设备的芯片，异构集成正在重新定义半导体的设计和制造方式。
什么是异构集成？
当我们谈到异构集成时，我们指的是 来自不同工艺和领域的芯片和器件的组合 （数字CMOS、射频、电源、光子学、MEMS、传感器等）集成于单个系统中。每个模块均采用性能或成本最优的技术制造，然后将它们紧密互连，甚至以3D方式堆叠。
在经典方法中 单片系统芯片（SoC）所有功能都集成在同一块硅芯片上，并在同一条生产线上完成制造。这种模式在移动电话和消费电子产品领域非常成功，前提是所有参与方都同意共享相同的技术以及相同的热限制、电压限制和材料限制。然而，随着更高功率输出、更高频率或高度专业化的传感器需求的增加，这些妥协方案已不再可接受。
另一方面，通过异质集成，可以在除半导体以外的其他半导体中制造高频开关。 通用CMOS功率模块可以构建在氮化镓（GaN）或III-V类器件上，而光传感器可以实现在光子学优化平台上。所有这些组件都集成在封装或中介层级，并采用极高密度互连，从而实现模块间极短的路径和极低的延迟。
当这个概念扩展到涵盖整个功能集时，我们甚至会谈到 异构系统集成不仅不同的芯片连接在一起，而且整个系统从一开始就经过了电源、散热、通信、安全性和可靠性方面的设计和封装。
从“更多摩尔”到“不止摩尔”
自 1965 年以来，该行业一直遵循戈登·摩尔著名的经验法则，即芯片上的晶体管数量是…… 它大约每两年翻一番。几十年来，这得益于光刻技术的不断进步，节点尺寸已达到 5 纳米甚至更小。
然而，随着我们逐渐接近小型化的物理和经济极限，仅仅缩小晶体管的尺寸已经远远不够了。如今，三大技术方向并存：工厂规模的持续扩大（“更多摩尔”），新型先进封装和异构集成技术的爆炸式发展（“超越摩尔”）以及神经形态计算或量子计算等截然不同的架构的出现。
在存储领域，内存 3D NAND 这算是早期利用第三维度技术的一个例证。制造商们已经从平面NAND闪存转向垂直堆叠、每层堆叠约200层的器件，在不仅仅依靠缩小单个单元尺寸的情况下，显著提高了存储密度。
在高性能逻辑电路中，主流策略是将大型芯片拆分成多个部分。 专用芯片每个组件都在最合适的节点上制造，然后根据应用需求，采用先进的互连技术重新组装系统：二维重分布层、2.5D 中介层、带 TSV 的三维堆叠或混合键合。这实现了模块化、提高了制造良率并缩短了产品上市时间。
从本质上讲，异质融合是实现这一目标的切实可行的方法。 “超越摩尔”在不强迫所有人使用相同节点或技术的情况下，最大限度地提高功能密度和芯片间距。
3D NAND 及垂直制造的挑战
随着以下技术的演进，迈向3D融合的道路开始逐渐清晰： NAND闪存得益于 193 纳米浸没式光刻和多重曝光技术，制造商能够将平面 NAND 的尺寸缩小到 1x 纳米节点范围，这意味着二维设计的尺寸非常小。
在传统的平面NAND闪存中，会生成以下内容： 多晶硅水平条带 它们充当字线，连接每个存储单元的控制栅极。瓶颈出现在关键元件——浮栅——无法正确缩放时：浮栅和控制栅极之间的电容耦合关系恶化，影响了存储单元的可靠运行。
面对这种限制，像三星这样的公司决定彻底改变策略，专注于…… 3D-NAND2013年，他们推出了首款商用V-NAND闪存芯片，这是一款128Gbit的芯片，拥有24层垂直存储和约2,5万个通道。之后，他们又推出了32层版本，甚至更多。 基于这些架构的固态硬盘单元其他厂商，如美光、SK海力士和东芝，也纷纷效仿。
在3D NAND中，传统的平面多晶硅条被拉伸、弯曲并垂直放置。浮栅概念被取代。 “电荷陷阱”技术 基于氮化硅薄膜，电荷存储于同一结构的相对区域。由此形成复杂的材料和层状堆叠结构，其制造精度必须极高。
三星为其3D技术命名 太比特单元阵列晶体管（TCAT）这是一种“全包围式栅极”架构，其中栅极完全包围着沟道。该方案采用30至40纳米量级的设计规则和栅极后置工艺流程，这进一步增加了制造工艺的复杂性。
TCAT工艺始于CMOS衬底，在其上交替沉积氮化硅和二氧化硅层。这种堆叠方式类似于一种…… “千层蛋糕”这代表了第一个重大挑战：堆叠结构的交替沉积。采用化学气相沉积（CVD）技术沉积极薄的薄片，这就要求极高的均匀性和极低的缺陷率，而当目标是超过32层时，难度就更大了。
初始堆叠层的层数将决定器件最终的存储层数。在该结构上添加硬掩模，并使用光刻技术钻孔。接下来是另一个关键步骤： 以极高的长宽比雕刻战壕 从上到下直至衬底。这些纵横比比平面技术高出十倍，这就要求对蚀刻工艺进行极其严格的控制。
蚀刻完成后，在孔壁上涂覆多晶硅形成通道，中心空间填充二氧化硅，从而形成所谓的“多晶硅”。通心粉频道然后通过狭缝蚀刻工艺定义内部柱体，并去除原始的交替氮化物和氧化物层，从而使最终结构类似于一个狭窄的带翅片的塔。
为了使系统正常运行，必须将外围逻辑连接到每个存储级别的控制门。这需要一个额外的、高度复杂的步骤： 楼梯蚀刻这需要在器件的一侧刻出类似梯子的结构，以便与不同层进行电气连接。这一系列技术充分展现了先进垂直集成固有的复杂性，也预示着其他领域异构集成将面临的挑战。
异构集成的技术关键
为了实现这些复杂的系统，该行业使用了各种各样的资源。 技术“工具箱”从混合键合到片上网络架构，包括有机或玻璃中介层，选择哪种系统取决于用例、成本要求和所需性能。
在最基本的层面（有时称为0级），我们发现 单个芯片在第一层，芯片通过硅通孔 (TSV)、微凸块或直接键合等方式集成到晶圆上或相互堆叠。第二层通常对应于基于有机或玻璃中介层的集成层，并与系统的其余部分连接。第三层是作为系统载体的基板本身，它可以添加更多功能。
像弗劳恩霍夫IZM及其合作伙伴这样的异构集成卓越中心，正是致力于掌握这套工具，并帮助行业选择合适的解决方案。 最合适的流程集 适用于各种应用：从低成本扇出型封装到用于超高密度计算的近单片集成。
单片式3D集成和片上网络架构
关键方法之一是 整体式3D集成这项技术是将多个有源层直接堆叠在单个硅晶圆上，形成单片垂直结构，而非多个组装芯片。这种方法显著缩短了层间通信距离，并大幅提高了互连密度。
这种类型的集成基于对以下方面的非常精细的控制： 热预算由于上层是在下层几乎完成后才进行加工的，因此需要使用适中的温度和非常精确的对准标记来确保每一层都位于正确的位置。
与此同时，架构 片上网络（NoC） 计算网络（NoC）的出现是为了解决如何在单个系统中高效地在日益增多的内核、内存和加速器之间传输数据的问题。NoC 摒弃了点对点连接和共享总线，转而采用由路由器和通道组成的网格网络，使其能够扩展到非常复杂的系统，同时减少瓶颈。
这些网络与硅通孔 (TSV) 或硅过孔集成在一起，在 3D 解决方案和多芯片平台中尤为重要。因此，设计团队可以 优化信息流将网络拓扑结构调整为应用的通信模式，这在人工智能或自动驾驶中至关重要。
光子集成和异质波导
异构集成的另一个基本方面是纳入 集成光子学 可以直接在相同的封装环境中，甚至与电子元件位于同一晶圆上。所谓的异质波导混合了不同的材料（例如硅和III-V族化合物），以在芯片内以低损耗和高速度引导光。
这种类型的系统在以下方面尤其有价值： 中央区 在高性能芯片领域，传统的电气连接方式在功耗和延迟方面开始遇到限制。通过将光信号导向专门设计的谐振腔和路径，可以最大限度地减少干扰，从而以显著降低的能耗实现极快的数据传输。
将电子模块和光学模块集成到单一平台上的能力，为以下应用打开了大门： 高性能计算 通过内部光链路、最先进的数据中心互连，甚至将关键量子系统组件集成到更紧凑的芯片中。
应用领域：涵盖汽车、物联网和医疗等行业
异构集成是一项跨领域的技术，几乎影响所有行业： 高性能计算、汽车、通信、可再生能源、智慧农业、健康 以及物联网等领域。每个领域都遵循相同的理念，但在流程和成本优先级方面却截然不同。
在高性能计算和训练大型人工智能模型方面，主要目标是最大限度地提高单位功耗和单位面积的计算性能。这可以通过结合多种技术来实现。 下一代GPU或TPU 采用混合键合或 3D 堆叠技术，打造高带宽内存堆叠，从而创建密度极高的模块。
在医疗领域，芯片组的集成实现了高度定制化的设计：处理模块、模拟信号采集、无线通信和硬件安全功能可以根据每种设备的具体需求进行组合配置。 病人监护仪 包括医疗植入物和可穿戴设备。
先进材料：氮化镓和III-V族半导体
材料的整合，例如……值得单独用一章来讨论。 氮化镓（GaN） 以及其他 III-V 族半导体，它们是电力、射频和高频通信应用的关键材料。这些材料在处理高电压、高电流或极高频信号时具有卓越的性能。
通过利用硅通孔和混合键合技术将它们与硅晶圆集成，设计团队可以获得具有以下特性的器件： 改进的热管理和更低的能耗在不牺牲与大规模生产工艺兼容性的前提下，它已成为电力电子和先进射频系统某些领域的实际标准。
这种 GaN/III-V/硅组合完美契合了异质集成的逻辑：每种材料只用于其价值最大的地方，并通过封装基础设施连接，从而确保短路径、低寄生电感和良好的散热。
芯片组、可穿戴设备和新一代设备
的战略 小芯片 它不仅限于大型数据中心处理器，还在改变着医疗设备和个人消费电子产品等领域，在这些领域，功能模块的自由组合为更深层次的定制化打开了大门。
在医疗保健领域，单一供应商可以提供一套经过认证的芯片组（包括处理、通信、特定传感器、硬件加密等），并根据最终设备（例如生命体征监护仪、智能贴片或便携式诊断设备）的不同需求，将它们组合成不同的封装。这缩短了开发周期，并简化了流程。 IP 重用.
MGI 身打扮 它们尤其受益于异构集成。通过采用后处理CMOS芯片、先进的晶圆键合技术和超紧凑封装，可以在不增加（甚至减小）设备物理尺寸的情况下，设计出电池续航时间更长、传感器更多、连接性更好的智能手表、健身追踪器或耳机。
在这种情况下，性能、能耗和成本之间的平衡至关重要。采用混合粘接等高要求技术并非总是明智之举；通常情况下，会选择其他替代方案。 扇出或微凸块集成这样一来，所需的基础设施成本就较低，而且对于所处理的信号类型和数据速率来说，密度仍然绰绰有余。
最新进展：CFET、FeFET 和量子光子学
基础器件的进步在异构集成中也发挥着至关重要的作用。其中，以下几点尤为突出： 互补型场效应晶体管（CFET）这项技术可以将 nMOS 和 pMOS 晶体管堆叠在一起，从而大幅减少器件尺寸并提高能源效率。
在硅芯片中采用CFET技术有望实现更小、更高效的晶体管，并凭借极其精确的层间对准，保持有效的内部通信。这项创新是进一步缩小逻辑电路体积的关键，与3D堆叠和先进封装的概念完美契合。
此外，该 铁电场效应晶体管（FeFET） 它们利用能够保持极化的铁电材料，从而实现速度极快、功耗低、具有良好数据保持能力的非易失性存储器。通过集成到芯片的中心区域和有源区，FeFET 可以提高需要以低延迟存储和检索大量信息的架构的性能和能效。
与此同时， 集成量子光子学 它正逐渐成为异质集成领域的领先应用之一。这些系统以光量子态的形式处理信息，因此需要将波导、光源、探测器和控制电路紧密集成，而这只有通过多种材料和工艺的紧密集成才能实现。
在所有这些情况下，封装和元件的连接方式与器件本身一样重要，它们依赖于混合键合、硅晶片以及过孔和对准标记的巧妙使用等技术。
技术、材料和成本方面的挑战
尽管异构集成具有巨大的优势，但它也存在一些问题。 巨大的挑战主要挑战之一是，在如此小的空间内对齐和连接非常不同的组件，同时还要避免引发缺陷或内部机械应力，这在技术上非常复杂。
La 热管理 这是另一个关键点：在集成高功率、高密度模块时，散热预算成为一个核心设计参数。散热不良或散热不足会损坏敏感元件或严重降低性能，因此必须综合考虑冷却、材料选择和封装架构本身。
不同材料（硅、III-V族化合物、氮化镓、特种玻璃、有机聚合物等）之间的兼容性也是一个挑战。热膨胀系数、机械性能或化学稳定性方面的差异会导致…… 应力、分层或过早失效 如果在设计和流程中没有得到正确的管理。
除此之外，还有成本和可扩展性问题。最先进的技术，例如超薄间距混合键合，需要昂贵的设备和高度复杂的基础设施，这会增加生产成本。该行业面临的主要挑战是如何在成本和可扩展性之间找到平衡点。 性能、成本和生产规模只选择每个市场真正需要的工具。
EDA、可靠性和研究中心的作用
异质一体化的兴起也正在推动以下方面的演变： 电子设计工具（EDA）仅仅描述单个单片芯片已经不够了：还需要对中介层、重分布层、TSV、多重键合、三维热效应和机电可靠性等诸多因素进行建模。
像弗劳恩霍夫IZM这样的研究中心通过向行业提供研究成果而发挥关键价值。 航线飞行员 他们还配备了用于测试新型封装和集成技术的测试平台。除了开发工艺流程外，他们还会进行超越单纯电气测试的可靠性测试，将传感器、执行器或射频接口的功能行为纳入考量，以了解潜在故障的原因。
历史上，研究机构可以使用比工业界先进水平落后两到三代的设备。如今，人工智能和高性能计算等应用带来的压力正迫使它们提升实验室水平，使其更接近工业界的水平。 顶级洁净室随之而来的是成本增加和对基础设施的持续投资。
与此同时，一些制造商正将整个工厂专门用于先进封装任务，将原本被认为“过时”的逻辑芯片制造节点改造为生产中介层或高密度互连结构的工厂。这种模式非常符合最大限度利用现有工业基础的理念。
对边缘计算、深度学习和可持续性的影响
基于 边缘计算异构集成技术允许将处理能力部署在数据生成位置附近，从而减少向云端发送信息的需求，并减轻网络和数据中心的压力。通过组合不同的晶圆和功能模块，可以获得能够在本地执行复杂任务的器件，同时保持低功耗和小尺寸。
的应用 深入学习 它们需要具备高并行计算能力和巨大内存带宽的芯片。将计算芯片与堆叠式存储器和优化的片上网络相结合，并采用先进的键合工艺，使得训练和部署规模日益庞大的模型成为可能，而无需使成本和功耗飙升至不可持续的水平。
可持续性在这一等式中也扮演着关键角色。异构集成的基本理念是以尽可能低的经济和环境成本实现最大的性能和功能。诸如以下项目等举措…… 绿色信息通信技术 他们研究信息和通信基础设施的环境足迹，从原材料的选择和晶圆加工到电路板的设计以及系统的集成。
在硬件安全领域，将功能集成到不同的分布式模块中，例如： 嵌入式RFID微标签 在芯片翻新领域，它可以提高供应链的可追溯性，减少单点故障，从而增强关键系统的可靠性。这一切都体现了性能、安全性和可持续性三者齐头并进的理念。
综合来看，异构集成正在成为微电子技术继续突破简单小型化限制的支柱，它将各种不同的技术和材料结合起来，提供更强大、更高效的系统，以适应每个应用的实际需求。
