- 異構整合將不同的晶片和材料組合成一個系統，克服了傳統單晶片整合方法的限制。
- 3D NAND、單晶片堆疊、中介層和混合鍵結等技術可以提高密度、性能和能源效率。
- 主要應用領域包括高效能運算、汽車、物聯網、醫療設備以及嵌入式光子學（包括經典光子學和量子光子學）。
- 主要挑戰在於熱管理、材料相容性和成本，這些挑戰將透過新的 EDA 工具和專門的卓越中心來解決。
隨著傳統的單晶片整合模式逐漸走向極限，異質整合已成為微電子產業持續發展的關鍵策略。它不再局限於在單一晶圓和單一製程節點上製造所有組件，而是將截然不同的晶片、材料和技術整合到單一系統中，充分發揮各自的優勢，並最大限度地縮短功能模組之間的距離。
這種關注點的轉變與「超越摩爾定律」的理念完美契合：它不僅僅是在每平方毫米內集成更多晶體管，而是透過將光學、機械、射頻、記憶體和先進邏輯組件融合到單一封裝中，建構功能更強大、更專業、更高效的系統。從擁有數百層的3D NAND快閃記憶體到用於資料中心、醫療設備和穿戴式裝置的晶片，異質整合正在重新定義半導體的設計和製造方式。
什麼是異質集成？
異質整合指的是將來自不同製程和領域（例如數位CMOS、射頻、功率、光子學、MEMS、感測器等）的晶片和裝置整合到單一系統中。每個組件都採用性能或成本最優的製程製造，然後將它們緊密互連，甚至以三維方式堆疊。
在傳統的單晶片系統級晶片（SoC）方案中，所有功能都整合在同一塊矽晶片上，並在同一條生產線上製造。這種模式在行動和消費電子產品領域非常有效，前提是所有參與者都同意共享相同的技術以及相同的散熱、電壓和材料限制。然而，隨著對更高功率輸出、更高頻率或高度專業化感測器的需求不斷增長，這些妥協變得不再可接受。
另一方面，透過異質集成，高頻開關可以製造在通用CMOS以外的半導體上，功率模組可以建構在GaN或III-V類裝置上，光感測器可以實現在針對光子學最佳化的平台上。所有這些元件都整合在封裝或中介層級別，並採用極高密度互連，從而實現模組間極短的路徑和極低的延遲。
當這個概念擴展到整個功能集時，它甚至被稱為異構系統整合：不僅將不同的晶片連接在一起，而且從一開始，整個系統的設計和封裝就考慮到了電源、散熱、通訊、安全性和可靠性。
從“更多摩爾”到“不止摩爾”
自 1965 年以來，半導體產業一直遵循戈登·摩爾著名的經驗法則，即晶片上的電晶體數量大約每兩年翻一番。幾十年來，由於光刻技術的不斷小型化，如今已達到 5 奈米甚至更小的節點，這項法則一直有效。
然而，隨著我們逐漸接近小型化的物理和經濟極限，僅僅縮小晶體管的尺寸已經遠遠不夠。如今，三大技術趨勢並存：工廠規模的持續擴大（“摩爾定律再擴展”）、新型先進封裝和異構集成技術的爆發式增長（“超越摩爾定律”），以及神經形態計算和量子計算等截然不同的架構的出現。
在儲存領域， 3D NAND快閃記憶體是利用第三維度優勢的早期示範。製造商們已經從平面 NAND 快閃記憶體轉向垂直堆疊約 200 層結構的裝置，在不僅僅依靠縮小單一儲存單元尺寸的情況下，實現了密度的倍增。
在高效能邏輯電路領域，主流策略是將大型晶片分割成專用晶片組，在最合適的製程節點上製造每個晶片組，然後利用先進的互連技術重新組裝系統：根據應用的不同，可採用二維重分佈層、2.5D中介層、帶TSV的三維堆疊或混合鍵合等技術。這種策略能夠實現模組化、提高製造良率並縮短產品上市時間。
從本質上講，異構整合是實現「超越摩爾定律」的切實可行的方法，它最大限度地提高了晶片之間的功能密度和接近程度，而無需強迫每個人使用相同的節點或相同的技術。
3D NAND 及垂直製造的挑戰
隨著NAND快閃記憶體的發展，3D整合之路開始成形。得益於193奈米浸沒式微影和多重曝光技術，製造商能夠將平面NAND的尺寸縮小到1x奈米節點範圍，這意味著二維設計可以實現極小的尺寸。
在傳統的平面NAND快閃記憶體中，水平排列的多晶矽條帶充當字線，連接各個儲存單元的控制閘極。瓶頸在於關鍵元件——浮柵——的尺寸無法正確縮放：浮柵和控制柵極之間的電容耦合比下降，從而影響了儲存單元的可靠運作。
面對這項限制，三星等公司決定徹底改變策略，投資研發3D NAND技術。 2013年，他們推出了首款商用V-NAND晶片，這是一款128Gbit的晶片，擁有24層垂直儲存層和約2,5萬個通道。隨後，他們又推出了32層版本，甚至推出了基於這些架構的固態硬碟（SSD）。美光、SK海力士和東芝等其他廠商也紛紛效法。
在3D NAND快閃記憶體中，傳統的平面多晶矽條被拉伸、彎曲並垂直排列。浮柵概念被基於氮化矽薄膜的電荷陷阱技術所取代，電荷儲存在同一結構的相對區域。最終形成複雜的材料和層狀堆疊結構，其製造精度要求極高。
三星將其3D技術命名為太比特單元陣列電晶體（TCAT），這是一種全包圍閘極架構，其中閘極完全包圍通道。該設計採用30-40奈米製程和閘極後置製程實現，進一步增加了製造製程的複雜性。
TCAT製程始於CMOS基板，在其上交替沉積氮化矽和二氧化矽層。這種類似「千層蛋糕」的堆疊結構，代表了第一個重大挑戰：交替沉積。採用CVD（化學氣相沉積）技術，沉積極薄的薄片，這就要求極高的均勻性和極低的缺陷率，而當目標是超過32層時，難度就更大了。
初始堆疊結構的層數將決定裝置最終的儲存層數。隨後，在該結構上添加硬掩模，並使用光刻技術鑽孔。接下來是另一個關鍵步驟：從上到下蝕刻出縱橫比極高的溝槽。這些縱橫比比平面技術高出十倍，因此需要對蝕刻過程進行極為精確的控制。
蝕刻完成後，在孔壁上襯以多晶矽形成通道，中心空間填充二氧化矽，形成所謂的「通心粉通道」。接著利用狹縫蝕刻製程形成內部柱狀結構，並去除原有的氮化物和氧化物交替層，最終結構類似一個狹窄的帶鰭塔。
為了使系統正常運作，必須將外圍邏輯連接到各儲存層的控制閘。這需要一個額外的、極其複雜的步驟：階梯蝕刻。此工藝在裝置的一側形成類似階梯的結構，以便對不同層進行電氣連接。這一系列技術充分展現了先進垂直整合固有的複雜性，也預示著異質整合在其他領域將面臨的挑戰。
異質整合的技術關鍵
為了實現這些複雜的系統，業界運用了多種技術手段：從混合鍵結到片上網路架構，包括有機和玻璃中介層。具體選擇哪種技術取決於應用場景、成本要求和所需效能。
在最基本的層面（有時稱為0級），我們看到的是單一晶片。在1級，晶片透過TSV、微凸塊或直接鍵合整合到晶圓上或彼此堆疊。 2級通常對應於基於有機或玻璃中介層的整合層，並與系統的其餘部分連接。 3級是作為系統載體的基板本身，它可以添加更多功能。
像弗勞恩霍夫IZM研究所及其合作夥伴這樣的異構集成卓越中心，正致力於掌握這一工具箱，並幫助業界為每個應用選擇最合適的工藝組合：從低成本扇出封裝到用於超高密度計算的近單片集成。
單片式3D整合與片上網路架構
其中一項關鍵方法是單片3D集成，它將多個主動層直接堆疊在單一矽晶圓上，形成單晶片垂直結構，而不是多個組裝晶片。這項技術顯著縮短了層間通訊距離，並大幅提高了互連密度。
這種整合方式依賴對熱預算的精確控制，因為只有在下層幾乎完成後才會處理上層。因此，需要使用適中的溫度以及高精度的對準標記，以確保每一層都精確地定位在應有的位置。
同時，片上網路（NoC）架構應運而生，旨在解決如何在單一系統中高效地在日益增多的核心、記憶體和加速器之間傳輸資料的問題。 NoC 拋棄了點對點連接和共享總線，轉而採用由路由器和通道構成的網格網絡，從而減少瓶頸，使其能夠擴展到非常複雜的系統。
這些網路與矽通孔 (TSV) 或矽過孔集成，在 3D 解決方案和多晶片平台中尤其重要。設計團隊因此可以優化資訊流，使網路拓撲結構適應其應用的通訊模式，這在人工智慧或自動駕駛領域至關重要。
光子整合和異質波導
異質整合的另一個關鍵方面是將整合光子元件直接整合到與電子元件相同的封裝環境甚至同一晶圓中。所謂的異質波導混合了不同的材料（例如矽和III-V族化合物），以在晶片內以低損耗和高速度引導光。
這種系統在高效能晶片的核心區域尤其重要，因為傳統的電氣連接在功耗和延遲方面有許多限制。透過將光訊號導向專門設計的諧振腔和路徑，可以最大限度地減少干擾，從而以顯著降低的功耗實現極快的資料傳輸。
在單一平台上組合電子和光學模組的能力，為高效能運算（帶內部光鏈路）、新一代資料中心互連，甚至將關鍵量子系統組件整合到更緊湊的晶片等應用打開了大門。
應用領域：涵蓋汽車、物聯網和醫療等產業
異質整合是一項跨領域技術，幾乎影響所有產業：高效能運算、汽車、通訊、再生能源、智慧農業、醫療保健和物聯網等等。每個領域都遵循相同的理念，但在流程和成本優先順序上卻截然不同。
在高效能運算和訓練大型人工智慧模型方面，首要目標是最大限度地提高每瓦和每單位面積的運算效能。這可以透過將最先進的GPU或TPU與高頻寬記憶體堆疊結合，並採用混合鍵合或3D堆疊技術來實現，從而創建極其密集的模組。
在醫療領域，晶片組的整合可以實現高度客製化的設計：處理模組、類比訊號擷取、無線通訊和硬體安全可以根據每種裝置的特定需求進行非常具體的配置，從病人監視器到植入物和健康穿戴裝置。
先進材料：氮化鎵和III-V族半導體
氮化鎵 (GaN)和其他 III-V 族半導體材料的整合應用值得特別關注，這些材料是電力、射頻和高頻通訊應用的基礎。這些材料在處理高電壓、強電流或極高頻訊號時表現出卓越的性能。
透過使用矽通孔和混合鍵合技術將它們與矽晶圓集成，設計團隊可以獲得散熱性能更佳、功耗更低的裝置，同時又不犧牲與大規模生產流程的兼容性。這已成為某些電力電子和先進射頻系統領域的行業標準。
這種 GaN/III-V/矽組合完美契合了異質整合的邏輯：每種材料只用於其價值最大的地方，並透過封裝基礎設施連接，從而確保短路徑、低寄生電感和良好的散熱。
晶片組、穿戴式裝置和新一代設備
晶片組策略並非僅限於大型資料中心處理器。它也在改變醫療設備和個人消費性電子產品等領域，在這些領域，功能模組的自由組合為更深層的客製化打開了大門。
在醫療保健領域，單一供應商可以提供一系列經過認證的晶片組（包括處理、通訊、特定感測器、硬體加密等），並根據終端設備（例如生命體徵監視器、智慧貼片或便攜式診斷設備）將它們組合成不同的封裝。這縮短了開發週期，並有助於知識產權的重複利用。
穿戴式裝置尤其受益於異質整合。透過整合後處理CMOS晶片、先進的晶圓鍵合技術和超緊湊封裝，可以在不增加（甚至減少）設備物理尺寸的情況下，設計出電池續航時間更長、感測器更多、連接性更好的智慧手錶、健身追蹤器或耳機。
在這種情況下，效能、功耗和成本之間的平衡至關重要。並非總是需要採用混合鍵合等高要求的技術；通常情況下，扇出或微凸點整合是更優的選擇，因為它們所需的基礎設施成本更低，並且仍然能夠為所處理的訊號類型和資料速率提供足夠的密度。
最新進展：CFET、FeFET 和量子光子學
基礎元件的進步在異質整合中也發揮著至關重要的作用。其中，互補型場效電晶體（CFET）尤其突出，這項技術允許將nMOS和pMOS電晶體堆疊在一起，從而大幅縮小裝置尺寸並提高能源效率。
在矽晶片中採用CFET技術有望實現更小、更有效率的電晶體，並憑藉極為精確的層間對準，維持有效的內部通訊。這項創新是進一步縮小邏輯電路體積的關鍵，與3D堆疊和先進封裝的概念完美契合。
另一方面，鐵電場效電晶體（FeFET）利用能夠維持極化的鐵電材料，從而實現速度極快、功耗低、具有良好資料保持能力的非揮發性記憶體。透過將其整合到晶片的中心區域和主動區，FeFET 可以提高需要以低延遲儲存和檢索大量資訊的架構的效能和能效。
同時，整合量子光子學正逐漸成為異質整合領域的領先應用之一。這些系統透過處理以光量子態形式存在的訊息，需要將波導、光源、探測器和控制電路緊密整合，而這只有透過多種材料和製程的緊密整合才能實現。
在所有這些情況下，封裝和元件的連接方式與裝置本身一樣重要，它們依賴於混合鍵合、矽晶片以及過孔和對準標記的巧妙使用等技術。
技術、材料和成本方面的挑戰
儘管異質整合具有巨大的優勢，但也面臨相當大的挑戰。其中一個主要挑戰是如何在如此小的空間內對準和連接截然不同的組件，同時避免引發缺陷或內部機械應力，這在技術上非常複雜。
散熱管理是另一個關鍵點：在整合高功率、高密度模組時，散熱預算成為核心設計參數。散熱不良或散熱不足會損壞敏感元件或嚴重降低性能，因此必須綜合考慮冷卻、材料選擇和封裝架構本身。
不同材料（矽、III-V族化合物、氮化鎵、特殊玻璃、有機聚合物等）之間的相容性也是一項挑戰。如果在設計和製造過程中處理不當，熱膨脹係數、機械性能或化學穩定性的差異會導致應力、分層或過早失效。
除此之外，成本和可擴展性也是需要考慮的問題。諸如超薄間距混合鍵合等最先進的技術需要昂貴的設備和高度複雜的基礎設施，這會增加生產成本。產業面臨的主要挑戰是如何在性能、成本和產量之間找到平衡，並為每個市場選擇真正必要的工具。
EDA、可靠性和研究中心的作用
異質整合技術的興起也迫使電子設計工具（EDA）持續發展。僅僅描述單一單晶片已經遠遠不夠：現在需要對中介層、重分佈層、TSV、多重鍵結、三維熱效應以及機電可靠性等諸多因素進行建模。
像弗勞恩霍夫IZM這樣的研究中心透過向工業界開放生產線和測試平台，為新型封裝和整合技術的發展提供關鍵價值。除了開發製程外，它們還進行超越傳統電氣測試的可靠性測試，將感測器、執行器和射頻介面的功能行為納入考量，以了解潛在故障的原因。
歷史上，科研機構可以使用比工業界最先進水準落後兩到三代的設備。如今，人工智慧和高效能運算等應用帶來的壓力迫使它們將實驗室升級到頂級無塵室的水平，隨之而來的是成本的增加和基礎設施的持續投資。
同時，一些製造商正將整個工廠專門用於先進封裝任務，將原本被認為「過時」的邏輯晶片製造節點改造為生產中介層或高密度互連結構的工廠。這種模式非常符合最大限度利用現有工業基礎的理念。
對邊緣運算、深度學習和永續性的影響
在邊緣運算領域，異質整合使得處理能力能夠部署在資料生成地點附近，從而減少向雲端發送資訊的需求，並減輕網路和資料中心的壓力。透過組合不同的晶圓和功能模組，可以獲得能夠在本地執行複雜任務的裝置，同時保持低功耗和小尺寸。
深度學習應用需要具備高平行運算能力和龐大記憶體頻寬的晶片。計算晶片組與堆疊式記憶體和優化的片上網路 (NoC) 相結合，並採用先進的鍵合工藝，使得訓練和部署規模日益龐大的模型成為可能，而無需將成本和功耗推高到不可持續的水平。
可持續性也是關鍵因素之一。異質整合的核心理念是在盡可能低的經濟和環境成本下實現最佳效能和功能。諸如綠色資訊通訊技術（ICT）專案之類的舉措，旨在研究資訊通訊基礎設施的環境足跡，涵蓋從原材料選擇和晶圓加工到電路板設計和系統整合等各個環節。
在硬體安全領域，將功能整合到各種分散式模組中，例如在翻新晶片中嵌入RFID微標籤，可以提高供應鏈可追溯性，減少單點故障，從而增強關鍵系統的可靠性。這體現了性能、安全性和永續性三者並進的理念。
綜合來看，異構整合正在成為微電子技術繼續突破簡單小型化限制的支柱，它將各種不同的技術和材料結合起來，提供更強大、更有效率的系統，以適應每個應用的實際需求。
