Heterogénna integrácia: nový motor mikroelektroniky

Informatec Digital » Zdroje » Heterogénna integrácia: nový motor mikroelektroniky

La heterogénna integrácia Stala sa najväčším prínosom mikroelektronického priemyslu pre ďalší pokrok, keďže klasický model škálovania jedného monolitického čipu začína dosahovať svoje limity. Namiesto výroby všetkého na jednom doštičke a v jednom uzle sa v rámci toho istého systému kombinujú veľmi odlišné čipy, materiály a technológie, čím sa z každého vyťaží to najlepšie a minimalizujú sa vzdialenosti medzi funkčnými blokmi.

Táto zmena zamerania dokonale zapadá do filozofie „Viac ako Moore“Nejde len o natlačenie väčšieho počtu tranzistorov na štvorcový milimeter, ale o budovanie oveľa výkonnejších, špecializovanejších a efektívnejších systémov zlúčením optických, mechanických, RF, pamäťových a pokročilých logických komponentov do jedného puzdra. Od 3D NAND flash pamätí so stovkami vrstiev až po čipy pre dátové centrá, zdravotnícke zariadenia a nositeľnú elektroniku, heterogénna integrácia nanovo definuje spôsob, akým sa polovodiče navrhujú a vyrábajú.

Čo je vlastne heterogénna integrácia?

Keď hovoríme o heterogénnej integrácii, máme na mysli kombinácia čipov a zariadení z rôznych technologických procesov a oblastí (digitálne CMOS, RF, napájanie, fotonika, MEMS, senzory atď.) v jednom systéme. Každý blok sa vyrába technológiou, ktorá ponúka najlepší výkon alebo cenu, a potom sa prepoja veľmi blízko čipu alebo dokonca stohujú v 3D.

V klasickom prístupe k Monolitický systém na čipe (SoC)Všetky funkcie sú integrované na tom istom kremíkovom čipe a na tej istej výrobnej linke. Tento model fungoval veľmi dobre pre mobilné telefóny a spotrebnú elektroniku za predpokladu, že sa všetky strany dohodli na zdieľaní rovnakej technológie a rovnakých tepelných, napäťových a materiálových obmedzení. Avšak s rastúcimi nárokmi na vyššie výkony, vyššie frekvencie alebo vysoko špecializované senzory už tieto kompromisy nie sú prijateľné.

Na druhej strane, pri heterogénnej integrácii je možné vysokofrekvenčný spínač vyrobiť v inom polovodiči ako Univerzálny CMOSVýkonový blok môže byť zostavený na GaN alebo zariadení triedy III-V a optický senzor môže byť implementovaný na platforme optimalizovanej pre fotoniku. Všetky tieto prvky sú integrované na úrovni puzdra alebo medziľahlého prepojenia s extrémne vysokou hustotou prepojení, čím sa dosahujú veľmi krátke cesty a nízke latencie medzi blokmi.

Keď sa koncept rozšíri tak, aby zahŕňal celú funkčnú sadu, hovoríme dokonca o integrácia heterosystémovNielenže sú rôzne čipy spojené, ale celý systém je navrhnutý a zabalený s ohľadom na napájanie, chladenie, komunikáciu, bezpečnosť a spoľahlivosť od začiatku.

Od „Viac Moore“ k „Viac ako Moore“

Od roku 1965 sa priemysel riadi slávnym pravidlom Gordona Moora, podľa ktorého je počet tranzistorov na čipe Zdvojnásobuje sa približne každé dva roky.Po desaťročia sa to dosahovalo vďaka neustálemu znižovaniu litografie, pričom sa dosahovali uzly rádovo 5 nm alebo menej.

Avšak s blížením sa k fyzikálnym a ekonomickým limitom miniaturizácie už len zmenšovanie veľkosti tranzistorov nestačí. Dnes existujú tri hlavné technologické vektory súčasne: pokračovanie vo zmenšovaní výroby („Viac Moora“), explózia nových pokročilých balení a heterogénnej integrácie („Viac ako Moore“) a vznik radikálne odlišných architektúr, ako sú neuromorfné výpočty alebo kvantové výpočty.

V oblasti ukladania, pamäte 3D NAND Toto bola skorá demonštrácia toho, ako využiť tretí rozmer. Výrobcovia prešli z planárnej NAND pamäte na zariadenia, ktoré sa vertikálne stohujú vo vrstvách s približne 200 vrstvami, čím sa znásobuje hustota bez toho, aby sa spoliehali výlučne na zmenšenie veľkosti každej bunky.

Vo vysokovýkonnej logike je prevládajúcou stratégiou rozbiť veľké čipy v špecializované čipyKaždý komponent sa vyrába v najvhodnejšom uzle a systém sa potom opätovne zostavuje pomocou pokročilého prepojenia: 2D redistribučné vrstvy, 2.5D medziľahlé prvky, 3D stohovanie s TSV alebo hybridné viazanie, v závislosti od aplikácie. To umožňuje modularitu, lepšie výrobné výnosy a kratší čas uvedenia na trh.

Heterogénna integrácia je v podstate praktickým spôsobom, ako to dosiahnuť. „Viac ako Moore“maximalizácia funkčnej hustoty a blízkosti čipov bez toho, aby sa všetci museli nútiť používať rovnaký uzol alebo technológiu.

3D NAND a výzvy vertikálnej výroby

Cesta k 3D integrácii sa začala jasne rysovať s vývojom... NAND bleskVďaka imerznej litografii pri 193 nm a technikám viacvrstvového vytvárania vzorov boli výrobcovia schopní zmenšiť veľkosť planárnych NAND čipov na rozsah uzlov 1x nm, čo znamená extrémne malé rozmery pre dvojrozmerný dizajn.

V klasickej planárnej NAND flash pamäti sa generujú: horizontálne pásy polysilikónu ktoré fungujú ako slovné linky a spájajú riadiace brány každej pamäťovej bunky. Úzke hrdlo nastalo, keď kritický prvok, plávajúca brána, prestal správne škálovať: kapacitný väzbový vzťah medzi plávajúcou bránou a riadiacou bránou sa zhoršil, čo ohrozilo spoľahlivú prevádzku bunky.

Tvárou v tvár tomuto obmedzeniu sa spoločnosti ako Samsung rozhodli radikálne zmeniť svoj prístup a zamerať sa na 3D NANDV roku 2013 predstavili svoj prvý komerčný V-NAND, 128 Gbitový čip s 24 vertikálnymi vrstvami a približne 2,5 miliónmi kanálov. Neskôr predstavili 32-vrstvové verzie a dokonca... SSD jednotky založené na týchto architektúrachOstatní hráči ako Micron, SK Hynix a Toshiba nasledovali rovnakú cestu.

V 3D NAND sú staré ploché polysilikónové pásy natiahnuté, ohnuté a umiestnené vertikálne. Koncept plávajúcej brány je nahradený... technológie „pascí náboja“ Na základe vrstiev nitridu kremíka, kde je náboj uložený v protiľahlých oblastiach tej istej štruktúry. Výsledkom je komplexný súbor materiálov a vrstiev, ktoré musia byť vyrobené s extrémne presnými toleranciami.

Samsung pomenoval svoju 3D technológiu Terabitový tranzistor s bunkovým poľom (TCAT)Ide o architektúru „gate-all-around“, kde hradlo úplne obklopuje kanál. Táto schéma je implementovaná s pravidlami návrhu rádovo 30 až 40 nm a tokom na konci hradla, čo ešte viac komplikuje výrobný proces.

Proces TCAT začína substrátom CMOS, na ktorý sa striedavo nanášajú vrstvy nitridu kremíka a oxidu kremičitého. Toto vrstvenie, ktoré pripomína akýsi druh „Vrstvený koláč“Toto predstavuje prvú veľkú výzvu: striedavé nanášanie vrstvy. Pomocou CVD (chemické nanášanie z pár) sa nanášajú veľmi tenké plechy, čo si vyžaduje vysokú rovnomernosť a veľmi nízku úroveň defektov, čo sa stáva ešte komplikovanejším, keďže cieľom je prekročiť 32 vrstiev.

Počet vrstiev v tejto počiatočnej vrstve určí konečný počet pamäťových úrovní v zariadení. Na túto štruktúru sa pridá tvrdá maska ​​a pomocou fotolitografie sa vyvŕtajú otvory. Nasleduje ďalšia kritická fáza: gravírovanie zákopov s veľmi vysokým pomerom strán zhora nadol k substrátu. Tieto pomery strán sú až desaťkrát väčšie ako v planárnej technológii, ktorá vyžaduje extrémnu kontrolu procesu leptania.

Po vyleptaní sú steny otvoru vystlané polysilikónom, čím sa vytvorí kanál, a stredný priestor je vyplnený oxidom kremičitým, čím sa vytvorí tzv. „makarónový kanálVnútorné stĺpy sa potom definujú procesmi leptania štrbinami a pôvodné striedajúce sa vrstvy nitridov a oxidov sa odstránia, takže výsledná štruktúra pripomína úzku vežu s rebrami.

Pre fungovanie systému je nevyhnutné pripojiť periférnu logiku k riadiacim bránam každej pamäťovej úrovne. To si vyžaduje ďalší, veľmi zložitý krok: leptanie schodiskaTo zahŕňa vyrezanie akéhosi rebríka do jednej strany zariadenia pre elektrický prístup k rôznym vrstvám. Celá táto sada techník ilustruje inherentnú zložitosť pokročilej vertikálnej integrácie a predznamenáva výzvy, ktoré predstavuje heterogénna integrácia v iných oblastiach.

Technologické kľúče k heterogénnej integrácii

Na uvedenie týchto zložitých systémov do prevádzky využíva priemysel širokú škálu zdrojov. technologická „sada nástrojov“Od hybridného viazania až po architektúry sietí na čipe, vrátane organických alebo sklenených medzičlánkov, výber jedného alebo druhého systému závisí od prípadu použitia, nákladových požiadaviek a požadovaného výkonu.

Na najzákladnejšej úrovni (niekedy nazývanej úroveň 0) nachádzame individuálny čipNa úrovni 1 sú čipy integrované na doštičku alebo naskladané na seba pomocou TSV, mikrovýčnelkov alebo priameho lepenia. Úroveň 2 zvyčajne zodpovedá integračnej vrstve založenej na organických alebo sklenených medzivrstvách s prepojením so zvyškom systému. Úroveň 3 je obsadená samotným substrátom ako nosičom systému, ktorý môže pridať ešte viac funkcií.

Centrá excelentnosti v oblasti heterogénnej integrácie, ako napríklad Fraunhofer IZM a jeho partneri, pracujú práve na zvládnutí tohto súboru nástrojov a pomáhajú odvetviu vybrať si... najvhodnejší súbor procesov pre každú aplikáciu: od nízkonákladového vetvového balenia až po takmer monolitickú integráciu pre výpočty s veľmi vysokou hustotou.

Monolitická 3D integrácia a architektúry siete na čipe

Jedným z kľúčových prístupov je monolitická 3D integráciaTáto technika zahŕňa stohovanie niekoľkých aktívnych vrstiev priamo na jeden kremíkový plátok, čím sa namiesto viacerých zostavených čipov vytvorí monolitická vertikálna štruktúra. Táto metóda drasticky znižuje komunikačné vzdialenosti medzi vrstvami a výrazne zvyšuje hustotu prepojení.

Tento typ integrácie je založený na veľmi jemnej kontrole tepelný rozpočetPretože vrchné vrstvy sa spracovávajú, keď sú spodné vrstvy takmer hotové, používajú sa mierne teploty a veľmi presné zarovnávacie značky, aby sa zabezpečilo, že každá nová vrstva bude presne tam, kde má byť.

Súbežne s tým architektúry Sieť na čipe (NoC) Výpočtové siete (NoC) vznikli ako reakcia na problém efektívneho presunu dát medzi rastúcim počtom jadier, pamätí a akcelerátorov v rámci jedného systému. Namiesto pripojení point-to-point a zdieľaných zberníc implementuje NoC mriežkovú sieť so smerovačmi a kanálmi, čo umožňuje škálovanie na veľmi zložité systémy a zároveň znižuje úzke miesta.

Tieto siete, integrované s TSV alebo kremíkovými priechodkami, sú obzvlášť relevantné v 3D riešeniach a na platformách s viacerými čipmi. Tím dizajnérov tak môže optimalizovať tok informácií, prispôsobenie topológie siete komunikačnému vzorcu jej aplikácie, čo je kľúčové v oblasti umelej inteligencie alebo autonómneho riadenia.

Fotonická integrácia a heterogénne vlnovody

Ďalším základným aspektom heterogénnej integrácie je začlenenie integrovaná fotonika priamo v rovnakom prostredí balenia alebo dokonca na rovnakom doštičke ako elektronika. Takzvané heterogénne vlnovody kombinujú rôzne materiály (napr. kremík a zlúčeniny III-V), aby viedli svetlo s nízkou stratou a vysokou rýchlosťou v rámci čipu.

Tento typ systému je obzvlášť cenný v centrálny región veľmi vysokovýkonných čipov, kde tradičné elektrické pripojenia začínajú narážať na obmedzenia v spotrebe energie a latencii. Smerovaním optického signálu cez špeciálne navrhnuté dutiny a dráhy sa minimalizuje rušenie a dosahuje sa extrémne rýchly prenos dát s výrazne nižšou spotrebou energie.

Možnosť kombinovať elektronické a optické bloky na jednej platforme otvára dvere aplikáciám, ako sú vysoko výkonný počítač s internými optickými linkami, najmodernejšími prepojeniami dátových centier alebo dokonca integráciou kľúčových komponentov kvantového systému do kompaktnejších čipov.

Aplikácie: od automobilového priemyslu až po internet vecí a medicínu

Heterogénna integrácia je prierezová technológia, ktorá ovplyvňuje prakticky všetky sektory: vysokovýkonné výpočty, automobilový priemysel, komunikácie, obnoviteľné zdroje energie, inteligentné poľnohospodárstvo, zdravotníctvo a okrem iného internet vecí. Každá oblasť uplatňuje rovnakú filozofiu s veľmi odlišným súborom procesov a nákladových priorít.

V oblasti vysokovýkonných výpočtov a trénovania rozsiahlych modelov umelej inteligencie je hlavným cieľom maximalizovať výpočtový výkon na watt a na jednotku plochy. To sa dosahuje kombináciou rôznych technológií. GPU alebo TPU novej generácie s pamäťovými zásobníkmi s vysokou šírkou pásma pomocou hybridného bondingu alebo 3D stohovania, čím sa vytvárajú extrémne husté moduly.

V medicínskej oblasti umožňuje integrácia chipletov vysoko prispôsobiteľné návrhy: bloky spracovania, zber analógového signálu, bezdrôtová komunikácia a hardvérové ​​zabezpečenie je možné kombinovať v konfiguráciách veľmi špecifických pre každý typ zariadenia, od monitory pacientov vrátane zdravotných implantátov a nositeľných zariadení.

Pokročilé materiály: GaN a polovodiče III-V

Integrácia materiálov ako... si zaslúži samostatnú kapitolu. nitrid gália (GaN) a ďalšie polovodiče skupiny III-V, nevyhnutné pre energetické, rádiofrekvenčné a vysokofrekvenčné komunikačné aplikácie. Tieto materiály ponúkajú vynikajúci výkon pri spracovaní vysokého napätia, vysokého prúdu alebo signálov veľmi vysokej frekvencie.

Integráciou s kremíkovými doštičkami pomocou kremíkových priechodiek a technológií hybridného spájania môžu konštrukčné tímy získať zariadenia s... vylepšený tepelný manažment a nižšia spotrebabez toho, aby bola obetovaná kompatibilita s rozsiahlymi výrobnými procesmi. Je to už de facto štandard pre určité segmenty výkonovej elektroniky a pokročilých RF systémov.

Táto kombinácia GaN/III-V/kremík dokonale zapadá do logiky heterogénnej integrácie: každý materiál sa používa iba tam, kde prináša najväčšiu hodnotu, a je prepojený prostredníctvom infraštruktúry balenia, ktorá zaisťuje krátke cesty, nízku parazitnú indukčnosť a dobrý odvod generovaného tepla.

Čiplety, nositeľné zariadenia a nové generácie zariadení

Stratégia chiplety Neobmedzuje sa to len na procesory veľkých dátových centier. Transformuje to aj sektory ako zdravotnícke pomôcky a osobná spotrebná elektronika, kde možnosť kombinovať funkčné bloky otvára dvere k oveľa hlbším možnostiam prispôsobenia.

V sektore zdravotníctva môže jeden dodávateľ ponúkať sadu certifikovaných čipov (spracovanie, komunikácia, špecifické senzory, hardvérové ​​šifrovanie atď.) a kombinovať ich do rôznych balíkov v závislosti od konečného zariadenia: monitor vitálnych funkcií, inteligentná náplasť alebo prenosné diagnostické zariadenie. To skracuje vývojové cykly a uľahčuje... Opätovné použitie IP adresy.

undefined wearables Obzvlášť profitujú z heterogénnej integrácie. Vďaka použitiu dodatočne spracovaných CMOS čipov, pokročilých techník spájania doštičiek a ultrakompaktného balenia je možné navrhnúť inteligentné hodinky, fitness trackery alebo slúchadlá s dlhšou výdržou batérie, väčším počtom senzorov a lepšou konektivitou bez zväčšenia (alebo dokonca zmenšenia) fyzickej veľkosti zariadenia.

V týchto kontextoch je prvoradá rovnováha medzi výkonom, spotrebou a nákladmi. Nie vždy má zmysel používať také náročné techniky, ako je hybridné spájanie; často sa volia alternatívy. integrácia rozvetvenia alebo mikrovýstupkovktoré vyžadujú lacnejšiu infraštruktúru a stále ponúkajú viac než dostatočnú hustotu pre daný typ signálu a prenosovú rýchlosť.

Nedávne pokroky: CFET, FeFET a kvantová fotonika

Pokroky v základných zariadeniach zohrávajú tiež dôležitú úlohu v heterogénnej integrácii. Medzi nimi vynikajú: Doplnkové FET (CFET), technológia, ktorá umožňuje stohovanie tranzistorov nMOS a pMOS na seba, čím radikálne znižuje zastavanú plochu a zlepšuje energetickú účinnosť.

Použitie CFET v kremíkových čipoch sľubuje menšie a efektívnejšie tranzistory, ktoré vďaka extrémne presnému usporiadaniu vrstiev udržiavajú efektívnu vnútornú komunikáciu. Táto inovácia je kľúčom k ďalšiemu komprimovaniu logiky do menších objemov, čo dokonale zapadá do konceptov 3D stohovania a pokročilého balenia.

Na druhej strane Feroelektrické FETy (FeFETy) Využívajú feroelektrické materiály schopné udržať si svoju polarizáciu, čo vedie k veľmi rýchlym, nízkoenergetickým a energeticky nezávislým pamätiam s dobrou retenciou dát. Integráciou do centrálnych a aktívnych oblastí čipov FeFET zlepšujú výkon aj energetickú účinnosť architektúr, ktoré potrebujú ukladať a načítavať veľké množstvo informácií s nízkou latenciou.

Súbežne s tým, integrovaná kvantová fotonika Establišuje sa ako popredná aplikácia heterogénnej integrácie. Spracovaním informácií vo forme kvantových stavov svetla tieto systémy vyžadujú veľmi úzko integrovanú kombináciu vlnovodov, zdrojov, detektorov a riadiacich obvodov, čo je možné len s úzkou integráciou viacerých materiálov a procesov.

Vo všetkých týchto prípadoch je puzdro a spôsob pripojenia prvkov rovnako dôležité ako samotné zariadenia a spoliehajú sa na techniky, ako je hybridné spájanie, kremíkové doštičky a inteligentné využitie prechodov a zarovnávacích značiek.

Technické, materiálové a nákladové výzvy

Napriek obrovským výhodám heterogénna integrácia so sebou prináša značné výzvyJednou z hlavných výziev je technická zložitosť zarovnania a spojenia veľmi odlišných komponentov v tak malom objeme bez toho, aby došlo k chybám alebo vnútornému mechanickému napätiu.

La tepelný manažment Toto je ďalší kritický bod: pri kombinovaní blokov s vysokým výkonom a vysokou hustotou sa tepelný rozpočet stáva ústredným konštrukčným parametrom. Zlé rozloženie tepla alebo nedostatočný odvod tepla môže poškodiť citlivé komponenty alebo vážne znížiť výkon, takže chladenie, výber materiálu a samotná architektúra puzdra sa musia posudzovať spoločne.

Kompatibilita medzi rôznymi materiálmi (kremík, zlúčeniny III-V, GaN, špeciálne sklá, organické polyméry atď.) tiež predstavuje výzvu. Rozdiely v koeficientoch tepelnej rozťažnosti, mechanických vlastnostiach alebo chemickej stabilite môžu spôsobiť napätia, delaminácie alebo predčasné poruchy ak nie sú správne riadené v rámci návrhu a procesu.

K tomu všetkému sa pridáva otázka nákladov a škálovateľnosti. Najpokročilejšie technológie, ako napríklad hybridné spájanie s ultratenkým rozstupom, vyžadujú drahé zariadenia a vysoko sofistikovanú infraštruktúru, čo zvyšuje výrobné náklady. Hlavnou výzvou pre toto odvetvie je nájsť rovnováhu medzi výkon, náklady a objem výrobyvýberom iba tých nástrojov, ktoré sú skutočne potrebné pre každý trh.

EDA, spoľahlivosť a úloha výskumných centier

Vzostup heterogénnej integrácie tiež núti vývoj nástroje na elektronický návrh (EDA)Už nestačí opísať jeden monolitický čip: je potrebné modelovať medzivrstvy, prerozdeľovacie vrstvy, TSV, viacnásobné spájanie, trojrozmerné tepelné efekty a elektromechanickú spoľahlivosť, okrem mnohých ďalších faktorov.

Výskumné centrá ako Fraunhofer IZM poskytujú kľúčovú hodnotu tým, že ich sprístupňujú priemyslu. traťoví piloti a testovacie lavice pre nové technológie balenia a integrácie. Okrem vývoja procesov vykonávajú testy spoľahlivosti, ktoré idú nad rámec obyčajného elektrického testovania a zahŕňajú funkčné správanie senzorov, akčných členov alebo RF rozhraní, aby pochopili príčiny potenciálnych porúch.

Výskumné ústavy historicky mohli pracovať s vybavením, ktoré o dve alebo tri generácie zaostávalo za najmodernejším stavom v priemysle. Dnes ich tlak aplikácií, ako je umelá inteligencia a vysokovýkonné výpočty, núti priblížiť svoje laboratóriá k úrovni... čisté priestory najvyššej úrovne, s následným nárastom nákladov a neustálymi investíciami do infraštruktúry.

Zároveň niektorí výrobcovia venujú celé továrne výlučne pokročilým úlohám balenia a preorientovávajú uzlové zariadenia, ktoré sa považujú za „zastarané“ na výrobu logiky, ale sú dokonale vhodné na výrobu prepojovacích prvkov alebo prepojovacích štruktúr s vysokou hustotou. Tento model veľmi dobre zapadá do myšlienky maximalizácie využitia existujúcej priemyselnej základne.

Vplyv na edge computing, hlboké učenie a udržateľnosť

Na pôde hranyHeterogénna integrácia umožňuje umiestniť spracovateľskú kapacitu veľmi blízko miesta, kde sa generujú dáta, čím sa znižuje potreba odosielať informácie do cloudu a znižuje sa tlak na siete a dátové centrá. Kombináciou rôznych waferov a funkčných blokov sa získajú zariadenia schopné vykonávať zložité úlohy na mieste, pričom sa zachováva nízka spotreba energie a malá zastavaná plocha.

Žiadosti hlboké vzdelávanie Vyžadujú si čipy s vysokou paralelnou výpočtovou kapacitou a obrovskou šírkou pásma pamäte. Kombinácia výpočtových čipov so stohovanými pamäťami a optimalizovanými sieťami NoC spolu s pokročilými procesmi spájania umožňuje trénovať a nasadzovať čoraz väčšie modely bez toho, aby náklady a spotreba energie prudko stúpali na neudržateľnú úroveň.

Kľúčovú úlohu v rovnici zohráva aj udržateľnosť. Základnou myšlienkou heterogénnej integrácie je dosiahnuť maximálny výkon a funkčnosť pri čo najnižších ekonomických a environmentálnych nákladoch. Iniciatívy, ako napríklad projekty Zelené IKT Študujú environmentálnu stopu informačných a komunikačných infraštruktúr, od výberu surovín a spracovania dosiek až po návrh dosiek a integráciu systémov.

V oblasti hardvérovej bezpečnosti je integrácia funkcií v rôznych distribuovaných blokoch s prvkami ako napríklad vstavané RFID mikroštítky Pri renovácii čipov môže zlepšiť sledovateľnosť dodávateľského reťazca a znížiť počet jednotlivých bodov zlyhania, čím sa posilní spoľahlivosť kritických systémov. To všetko je súčasťou prístupu, v ktorom výkon, bezpečnosť a udržateľnosť idú ruka v ruke.

Ak vezmeme do úvahy celý tento obraz, heterogénna integrácia sa stáva pilierom, ktorý umožní mikroelektronike naďalej prekračovať hranice jednoduchej miniaturizácie a kombinovať veľmi rozmanité technológie a materiály s cieľom ponúknuť výkonnejšie a efektívnejšie systémy prispôsobené skutočným potrebám každej aplikácie.