Heterogen integration: mikroelektronikens nya motor

Informatec Digital » Resurser » Heterogen integration: mikroelektronikens nya motor

Heterogen integration har blivit mikroelektronikindustrins nyckelstrategi för fortsatta framsteg, i takt med att den traditionella modellen att skala upp ett enda monolitiskt chip når sina gränser. Istället för att tillverka allt på en enda wafer och vid en enda nod kombineras väldigt olika chip, material och teknologier i ett enda system, vilket utnyttjar det bästa av varje och minimerar avstånden mellan funktionella block.

Denna fokusförskjutning stämmer perfekt överens med filosofin "More than Moore" : det handlar inte bara om att proppa in fler transistorer per kvadratmillimeter, utan om att bygga betydligt kraftfullare, specialiserade och effektivare system genom att blanda optiska, mekaniska, RF-, minnes- och avancerade logikkomponenter i ett enda paket. Från 3D NAND-flashminne med hundratals lager till chiplets för datacenter, medicintekniska produkter och bärbara enheter, omdefinierar heterogen integration hur halvledare designas och tillverkas.

Vad exakt är heterogen integration?

När vi talar om heterogen integration syftar vi på kombinationen av chips och enheter från olika tekniska processer och domäner (digital CMOS, RF, kraft, fotonik, MEMS, sensorer etc.) i ett enda system. Varje komponent tillverkas med den teknik som erbjuder bäst prestanda eller kostnad, och sedan sammankopplas de mycket nära chipet eller till och med staplas i 3D.

I den klassiska monolitiska System-on-Chip (SoC) -metoden är alla funktioner integrerade på samma kiselchip och i samma tillverkningsprocesslinje. Denna modell fungerade mycket bra för mobil- och konsumentelektronik, förutsatt att alla parter gick med på att dela samma teknik och samma termiska, spännings- och materialbegränsningar. Men i takt med att kraven på högre uteffekter, högre frekvenser eller högspecialiserade sensorer ökar blir dessa kompromisser oacceptabla.

Med heterogen integration kan å andra sidan en högfrekvensomkopplare tillverkas på en annan halvledare än ett generellt CMOS , ett effektblock kan byggas på GaN eller en klass III-V-enhet, och en optisk sensor kan implementeras på en plattform optimerad för fotonik. Alla dessa integreras på kapslings- eller mellanläggsnivå med extremt högdensitetsförbindelser, vilket uppnår mycket korta vägar och låga latenser mellan blocken.

När konceptet utvidgas till hela funktionsuppsättningen kallas det till och med för heterosystemintegration : inte bara sammanfogas olika chip, utan hela systemet designas och paketeras med hänsyn till strömförsörjning, kylning, kommunikation, säkerhet och tillförlitlighet från början.

Från ”Mer Moore” till ”Mer än Moore”

Sedan 1965 har branschen vägletts av Gordon Moores berömda tumregel, enligt vilken antalet transistorer på ett chip ungefär fördubblas vartannat år . I årtionden har detta gällt tack vare den ständiga miniatyriseringen av litografi, ner till noder i storleksordningen 5 nm eller mindre.

Men när vi närmar oss miniatyriseringens fysiska och ekonomiska gränser räcker det inte längre att bara minska transistorernas storlek. Idag samexisterar tre stora tekniska trender: fortsättningen av fabriksskalning ( "More Moore" ), explosionen av ny avancerad kapsling och heterogen integration ( "More than Moore" ) och framväxten av radikalt olika arkitekturer som neuromorfisk databehandling och kvantberäkning.

Inom lagringsområdet har 3D-NAND- minne varit ett tidigt exempel på hur man kan utnyttja den tredje dimensionen. Tillverkare har gått från plan NAND till enheter som staplas vertikalt i lager om cirka 200, vilket multiplicerar densiteten utan att enbart förlita sig på att minska storleken på varje cell.

Inom högpresterande logik är den rådande strategin att dela upp stora chips i specialiserade chiplets , tillverka var och en på den mest lämpliga noden och sedan sätta ihop systemet med hjälp av avancerad sammankoppling: 2D-omfördelningslager, 2.5D-mellanlägg, 3D-stapling med TSV eller hybridbindning, beroende på applikationen. Detta möjliggör modularitet, förbättrade tillverkningsutbyten och kortare time-to-market.

Heterogen integration är i huvudsak det praktiska sättet att förverkliga "Mer än Moore" , vilket maximerar funktionell densitet och närhet mellan chip utan att tvinga alla att använda samma nod eller samma teknik.

3D NAND och utmaningarna med vertikal tillverkning

Vägen till 3D-integration började ta form med utvecklingen av NAND-flash . Tack vare 193 nm immersionslitografi och multimönstringstekniker kunde tillverkare minska storleken på planär NAND till nodområdet 1x nm, vilket innebar extremt små dimensioner för en tvådimensionell design.

I klassiskt plant NAND-flashminne genereras horisontella remsor av polykisel som fungerar som ordlinjer och förbinder kontrollgrindarna för varje minnescell. Flaskhalsen uppstod när det kritiska elementet, den flytande grinden, slutade skala korrekt: det kapacitiva kopplingsförhållandet mellan den flytande grinden och kontrollgrinden försämrades, vilket äventyrade cellens tillförlitliga drift.

Inför denna begränsning beslutade företag som Samsung att radikalt ändra sin strategi och investera i 3D NAND . År 2013 introducerade de sitt första kommersiella V-NAND, ett 128 Gbit-chip med 24 vertikala lager och cirka 2,5 miljoner kanaler. Senare introducerade de 32-lagersversioner och till och med SSD-diskar baserade på dessa arkitekturer . Andra aktörer som Micron, SK Hynix och Toshiba följde efter.

I 3D NAND-flashminne sträcks, böjs och orienteras de traditionella platta polykiselremsorna vertikalt. Konceptet med flytande grindar ersätts av laddningsfällningstekniker baserade på kiselnitridfilmer, där laddning lagras i motsatta områden av samma struktur. Resultatet är en komplex stapel av material och lager som måste tillverkas med extremt snäva toleranser.

Samsung döpte sin 3D-teknik till Terabit Cell Array Transistor (TCAT) , en gate-allround-arkitektur där gate-transistorn helt omger kanalen. Denna design är implementerad med en 30-40 nm-process och gate-last-flöde, vilket ytterligare komplicerar tillverkningsprocessen.

TCAT-processen börjar med ett CMOS-substrat på vilket lager av kiselnitrid och kiseldioxid avsätts växelvis. Denna stapling, som liknar en "lagerkaka ", representerar den första stora utmaningen: den alternerande avsättningen av stapeln. Mycket tunna ark avsätts med hjälp av CVD (Chemical Vapor Deposition), vilket kräver hög enhetlighet och mycket låga defektnivåer, en uppgift som blir ännu mer komplex eftersom målet är att överstiga 32 lager.

Antalet lager i denna initiala stapel avgör det slutliga antalet minnesnivåer i enheten. En hård mask läggs sedan till denna struktur, och hål borras med fotolitografi. Därefter kommer ett annat kritiskt steg: etsning av diken med extremt höga bildförhållanden från toppen ner till substratet. Dessa bildförhållanden är upp till tio gånger större än i planär teknik, vilket kräver extrem kontroll över etsningsprocessen.

Efter etsningen kläddes hålets väggar med polykisel för att bilda kanalen, och det centrala utrymmet fylls med kiseldioxid, vilket skapar den så kallade " makaronikanalen ". Interna kolonner definieras sedan med hjälp av slitsetningsprocesser, och de ursprungliga alternerande nitrid- och oxidskikten avlägsnas, så att den slutliga strukturen liknar ett smalt, fenförsett torn.

För att systemet ska fungera är det viktigt att ansluta den perifera logiken till kontrollgrindarna för varje minnesnivå. Detta kräver ett ytterligare, mycket komplext steg: trappetsning , vilket skapar en sorts trappa på ena sidan av enheten för att elektriskt komma åt de olika lagren. Hela denna uppsättning tekniker illustrerar den inneboende komplexiteten hos avancerad vertikal integration, vilket förebådar de utmaningar som heterogen integration innebär inom andra områden.

Teknologiska nycklar till heterogen integration

För att förverkliga dessa komplexa system använder industrin sig av ett brett utbud av tekniska verktyg : från hybridbindning till nätverksarkitekturer på chip, inklusive organiska och glasbaserade mellanlägg. Valet av det ena eller det andra beror på användningsfallet, kostnadskraven och önskad prestanda.

På den mest grundläggande nivån (ibland kallad nivå 0) hittar vi det individuella chipet . På nivå 1 integreras chips på en wafer eller staplas ovanpå varandra med hjälp av TSV, microbumps eller direktbindning. Nivå 2 motsvarar vanligtvis ett integrationslager baserat på organiska eller glasbaserade mellanlägg med anslutningar till resten av systemet. Nivå 3 upptas av själva substratet som systembärare, vilket kan ge ännu mer funktionalitet.

Kompetenscentra inom heterogen integration, såsom Fraunhofer IZM och dess partners, arbetar exakt för att bemästra denna verktygslåda och hjälpa branschen att välja den mest lämpliga uppsättningen processer för varje applikation: från billig fan-out-kapsling till nästan monolitisk integration för mycket högdensitetsberäkning.

Monolitisk 3D-integration och Network-on-Chip-arkitekturer

En av de viktigaste metoderna är monolitisk 3D-integration , vilket innebär att flera aktiva lager staplas direkt på en enda kiselskiva, vilket bildar en monolitisk vertikal struktur istället för flera sammansatta chip. Denna teknik minskar drastiskt kommunikationsavstånden mellan lager och ökar sammankopplingstätheten avsevärt.

Denna typ av integration kräver mycket exakt kontroll av den termiska budgeten , eftersom de övre lagren bearbetas först efter att de nedre lagren är nästan färdiga. Därför används måttliga temperaturer, tillsammans med mycket exakta justeringsmarkörer, för att säkerställa att varje nytt lager placeras exakt där det ska vara.

Parallellt har nätverksarkitekturer (NoC) framkommit som ett svar på problemet med hur man effektivt kan flytta data mellan ett ökande antal kärnor, minnen och acceleratorer inom ett enda system. Istället för punkt-till-punkt-anslutningar och delade bussar implementerar en NoC ett rutnätverk med routrar och kanaler, vilket möjliggör skalning till mycket komplexa system genom att minska flaskhalsar.

Integrerade med TSV:er eller kiselvias är dessa nätverk särskilt relevanta i 3D-lösningar och plattformar med flera chiplets. Ett designteam kan därmed optimera informationsflödet och anpassa nätverkstopologin till kommunikationsmönstret i sin applikation, vilket är avgörande för artificiell intelligens eller autonom körning.

Fotonisk integration och heterogena vågledare

En annan viktig aspekt av heterogen integration är införandet av integrerad fotonik direkt i samma kapslingsmiljö eller till och med samma wafer som elektroniken. Så kallade heterogena vågledare blandar olika material (t.ex. kisel och III-V-föreningar) för att styra ljus med låga förluster och hög hastighet inom ett chip.

Denna typ av system är särskilt värdefullt i kärnområdet för mycket högpresterande chip, där traditionella elektriska anslutningar börjar stöta på begränsningar i strömförbrukning och latens. Genom att rikta den optiska signalen genom specifikt utformade hålrum och vägar minimeras störningar och extremt snabb dataöverföring uppnås med betydligt lägre strömförbrukning.

Möjligheten att kombinera elektroniska och optiska block på en enda plattform öppnar dörren för tillämpningar som högpresterande datoranvändning med interna optiska länkar, nästa generations datacentersammankopplingar eller till och med integrationen av viktiga kvantsystemkomponenter i mer kompakta chips.

Tillämpningar: från fordonsindustrin till IoT och medicin

Heterogen integration är en tvärgående teknik som påverkar praktiskt taget alla sektorer: högpresterande datoranvändning, fordonsindustrin, kommunikation, förnybar energi, smart jordbruk, hälso- och sjukvård och sakernas internet, bland annat. Varje område tillämpar samma filosofi men med en helt annan uppsättning processer och kostnadsprioriteringar.

Inom högpresterande databehandling och träning av stora AI-modeller är det primära målet att maximera beräkningsprestanda per watt och per ytenhet. Detta uppnås genom att kombinera toppmoderna GPU:er eller TPU:er med minnesstackar med hög bandbredd med hjälp av hybridbonding eller 3D-stacking, vilket skapar extremt täta moduler.

Inom det medicinska området möjliggör integrationen av chiplets mycket anpassade designer: processorblock, analog signalinsamling, trådlös kommunikation och hårdvarusäkerhet kan blandas i mycket specifika konfigurationer för varje typ av enhet, från patientmonitorer till implantat och bärbara hälsoprodukter.

Avancerade material: GaN och III-V halvledare

Integreringen av material som galliumnitrid (GaN) och andra halvledare i III-V-gruppen, grundläggande för kraft-, radiofrekvens- och högfrekventa kommunikationstillämpningar, förtjänar ett särskilt omnämnande. Dessa material erbjuder överlägsen prestanda vid hantering av höga spänningar, intensiva strömmar eller mycket högfrekventa signaler.

Genom att integrera dem med kiselskivor med hjälp av kiselvias och hybridbindningstekniker kan designteam få fram enheter med förbättrad värmehantering och lägre strömförbrukning , utan att offra kompatibilitet med storskaliga tillverkningsprocesser. Detta har redan blivit en de facto-standard för vissa segment av kraftelektronik och avancerade RF-system.

Denna GaN/III-V/kisel-kombination passar perfekt in i logiken bakom heterogen integration: varje material används endast där det tillför mest värde och är anslutet via en paketeringsinfrastruktur som säkerställer korta vägar, låg parasitisk induktans och god avledning av den genererade värmen.

Chiplets, wearables och nya generationer av enheter

Chiplet- strategin är inte begränsad till stora datacenterprocessorer. Den förändrar också sektorer som medicintekniska produkter och personlig konsumentelektronik, där möjligheten att mixa och matcha funktionella block öppnar dörren för mycket djupare anpassning.

Inom hälso- och sjukvårdssektorn kan en enda leverantör erbjuda en uppsättning certifierade chiplets (processorer, kommunikation, specifika sensorer, hårdvarukryptering etc.) och kombinera dem i olika paket beroende på slutenheten: en monitor för vitala tecken, en smart patch eller en bärbar diagnostisk enhet. Detta förkortar utvecklingscyklerna och underlättar återanvändning av IP.

Bärbara enheter gynnas särskilt av heterogen integration. Med hjälp av efterbehandlade CMOS-chip, avancerade waferbondingstekniker och ultrakompakt kapsling är det möjligt att designa smartklockor, fitnesstrackers eller hörlurar med längre batteritid, fler sensorer och bättre anslutning, utan att öka (och till och med minska) enhetens fysiska storlek.

I dessa sammanhang är en balans mellan prestanda, strömförbrukning och kostnad av största vikt. Det är inte alltid meningsfullt att använda krävande tekniker som hybridbonding; ofta föredras fan-out- eller microbump-integration , eftersom de kräver billigare infrastruktur och fortfarande erbjuder mer än tillräcklig densitet för den typ av signal och datahastighet som hanteras.

Senaste framsteg: CFET, FeFET och kvantfotonik

Framsteg inom grundläggande komponenter spelar också en viktig roll i heterogen integration. Bland dessa sticker komplementära FET:er (CFET:er) ut , en teknik som gör det möjligt att stapla nMOS- och pMOS-transistorer ovanpå varandra, vilket radikalt minskar fotavtrycket och förbättrar energieffektiviteten.

Införandet av CFET i kiselchips lovar mindre, effektivare transistorer, vilket bibehåller effektiv intern kommunikation tack vare den extremt exakta uppriktningen av lagren. Denna innovation är nyckeln till att ytterligare komprimera logik till mindre volymer, vilket passar perfekt med koncepten 3D-stapling och avancerad kapsling.

Å andra sidan använder ferroelektriska FET:er (FeFET:er) ferroelektriska material som kan bibehålla sin polarisering, vilket resulterar i mycket snabba, energisnåla och icke-flyktiga minnen med god datalagring. Genom att integrera dem i chips centrala och aktiva regioner förbättrar FeFET:er både prestanda och energieffektivitet hos arkitekturer som behöver lagra och hämta stora mängder information med låg latens.

Parallellt etablerar sig integrerad kvantfotonik som en ledande tillämpning av heterogen integration. Genom att bearbeta information i form av kvanttillstånd hos ljus kräver dessa system en tätt integrerad kombination av vågledare, källor, detektorer och styrkretsar, vilket endast är möjligt med nära integration av flera material och processer.

I alla dessa fall är kapslingen och hur elementen är anslutna lika viktiga som komponenterna själva, och de förlitar sig på tekniker som hybridbindning, kiselskivor och intelligent användning av vias och justeringsmarkörer.

Tekniska, materiella och kostnadsmässiga utmaningar

Trots sina enorma fördelar medför heterogen integration avsevärda utmaningar . En av de viktigaste är den tekniska komplexiteten att justera och ansluta mycket olika komponenter i en så liten volym utan att utlösa defekter eller interna mekaniska påfrestningar.

Värmehantering är en annan kritisk punkt: när man kombinerar högpresterande block med hög densitet blir värmebudgeten en central designparameter. Dålig värmefördelning eller otillräcklig värmeavledning kan skada känsliga komponenter eller allvarligt försämra prestandan, så kylning, materialval och själva kapslingsarkitekturen måste beaktas tillsammans.

Kompatibilitet mellan olika material (kisel, III-V-föreningar, GaN, specialglas, organiska polymerer etc.) utgör också en utmaning. Skillnader i värmeutvidgningskoefficienter, mekaniska egenskaper eller kemisk stabilitet kan leda till spänningar, delaminering eller förtida fel om det inte hanteras korrekt under design och tillverkning.

Till allt detta kommer frågan om kostnad och skalbarhet. De mest avancerade teknikerna, såsom ultratunn hybridbindning, kräver dyr utrustning och en mycket sofistikerad infrastruktur, vilket ökar produktionskostnaderna. Den största utmaningen för branschen är att hitta balansen mellan prestanda, kostnad och produktionsvolym , och bara välja de verktyg som verkligen behövs för varje marknad.

EDA, tillförlitlighet och forskningscentrumens roll

Ökningen av heterogen integration tvingar också elektroniska designverktyg (EDA) att utvecklas . Det räcker inte längre att beskriva ett enda monolitiskt chip: det är nu nödvändigt att modellera mellanlägg, omfördelningsskikt, TSV, multipel bindning, tredimensionella termiska effekter och elektromekanisk tillförlitlighet, bland många andra faktorer.

Forskningscentra som Fraunhofer IZM tillför ett viktigt värde genom att göra produktionslinjer och testbänkar tillgängliga för industrin för nya förpacknings- och integrationstekniker. Förutom att utveckla processer utför de tillförlitlighetstester som går utöver enbart elektriska tester, och inkluderar funktionella beteenden hos sensorer, ställdon och RF-gränssnitt för att förstå orsakerna till potentiella fel.

Historiskt sett kunde forskningsinstitut arbeta med utrustning som låg två eller tre generationer efter den senaste tekniken inom industrin. Idag tvingar trycket från tillämpningar som AI och högpresterande datorteknik dem att föra sina laboratorier närmare nivån för renrum i toppklass , med åtföljande kostnadsökningar och kontinuerliga investeringar i infrastruktur.

Samtidigt ägnar vissa tillverkare hela fabriker åt avancerade paketeringsuppgifter och omanvänder nodanläggningar som anses vara "föråldrade" för logiktillverkning, men perfekt lämpade för att producera mellanlägg eller högdensitetssammankopplingsstrukturer. Denna modell passar mycket väl in i idén att maximera användningen av den befintliga industriella basen.

Påverkan på edge computing, djupinlärning och hållbarhet

Inom området edge computing möjliggör heterogen integration att bearbetningskapaciteten placeras mycket nära där data genereras, vilket minskar behovet av att skicka information till molnet och avlastar nätverk och datacenter. Genom att kombinera olika wafers och funktionella block erhålls enheter som kan utföra komplexa uppgifter på plats, samtidigt som låg strömförbrukning och ett litet fotavtryck bibehålls.

Djupinlärningsapplikationer kräver chip med hög parallell beräkningskapacitet och enorm minnesbandbredd . Kombinationen av beräkningschiplets med staplade minnen och optimerade NoC-nätverk, tillsammans med avancerade bindningsprocesser, gör det möjligt att träna och driftsätta allt större modeller utan att kostnaden och strömförbrukningen skjuter i höjden till ohållbara nivåer.

Hållbarhet är också en viktig del av ekvationen. Den underliggande idén med heterogen integration är att uppnå maximal prestanda och funktionalitet till lägsta möjliga ekonomiska och miljömässiga kostnad. Initiativ som Green ICT- projekten studerar miljöavtrycket av informations- och kommunikationsinfrastrukturer, från val av råmaterial och waferbearbetning till kortdesign och systemintegration.

Inom hårdvarusäkerhet kan integration av funktioner över olika distribuerade block, med element som RFID-mikrotaggar inbäddade i renoverade chips, förbättra spårbarheten i leveranskedjan och minska antalet enskilda felpunkter, vilket stärker tillförlitligheten hos kritiska system. Allt detta är en del av en strategi där prestanda, säkerhet och hållbarhet går hand i hand.

Om man ser hela bilden sammantaget framstår heterogen integration som den pelare som gör det möjligt för mikroelektronik att fortsätta utvecklas bortom gränserna för enkel miniatyrisering, och kombinera mycket olika tekniker och material för att erbjuda kraftfullare och effektivare system anpassade till de verkliga behoven hos varje applikation.