- Pinagsasama ng heterogeneous integration ang iba't ibang chips at materyales sa iisang sistema, na lumalampas sa mga limitasyon ng klasikong monolitikong pamamaraan.
- Ang mga pamamaraan tulad ng 3D NAND, monolithic stacking, interposers at hybrid bonding ay nagbibigay-daan para sa mas mataas na densidad, pagganap, at kahusayan sa enerhiya.
- Kabilang sa mga pangunahing aplikasyon ang high-performance computing, automotive, IoT, mga medikal na aparato, at embedded photonics, parehong classical at quantum.
- Ang mga pangunahing hamon ay ang pamamahala ng init, pagkakatugma ng materyal, at gastos, na tinutugunan sa pamamagitan ng mga bagong kagamitan ng EDA at mga espesyalisadong sentro ng kahusayan.
Ang heterogeneous integration ay naging pangunahing estratehiya ng industriya ng microelectronics para sa patuloy na pag-unlad habang ang tradisyonal na modelo ng pag-scale ng isang monolithic chip ay umaabot sa mga limitasyon nito. Sa halip na gawin ang lahat sa isang wafer at sa isang node, ang magkakaibang chips, materyales, at teknolohiya ay pinagsama sa loob ng isang sistema, na ginagamit ang pinakamahusay sa bawat isa at binabawasan ang distansya sa pagitan ng mga functional block.
Ang pagbabagong ito sa pokus ay perpektong naaayon sa pilosopiyang "Higit Pa sa Moore" : hindi lamang ito tungkol sa paglalagay ng mas maraming transistor bawat milimetro kuwadrado, kundi tungkol sa pagbuo ng mas malakas, espesyalisado, at mahusay na mga sistema sa pamamagitan ng pagsasama-sama ng mga optical, mechanical, RF, memory, at advanced na mga bahagi ng logic sa isang pakete. Mula sa 3D NAND flash memory na may daan-daang layer hanggang sa mga chiplet para sa mga data center, medical device, at wearable, ang heterogeneous integration ay muling nagbibigay-kahulugan kung paano dinisenyo at ginagawa ang mga semiconductor.
Ano nga ba ang heterogeneous integration?
Kapag pinag-uusapan natin ang heterogeneous integration, tinutukoy natin ang kombinasyon ng mga chip at device mula sa iba't ibang teknolohikal na proseso at domain (digital CMOS, RF, power, photonics, MEMS, sensors, atbp.) sa iisang sistema. Ang bawat component ay ginagawa gamit ang teknolohiyang nag-aalok ng pinakamahusay na performance o gastos, at pagkatapos ay magkakaugnay ang mga ito nang napakalapit sa chip o kaya'y naka-stack sa 3D.
Sa klasikong monolitikong System-on-Chip (SoC) na pamamaraan , lahat ng mga tungkulin ay isinama sa iisang silicon chip at sa iisang linya ng proseso ng pagmamanupaktura. Ang modelong ito ay gumana nang mahusay para sa mga mobile at consumer electronics, kung ang lahat ng partido ay sumang-ayon na ibahagi ang parehong teknolohiya at ang parehong mga limitasyon sa thermal, boltahe, at materyal. Gayunpaman, habang tumataas ang mga pangangailangan para sa mas mataas na output ng kuryente, mas mataas na frequency, o mga lubos na espesyalisadong sensor, ang mga kompromisong ito ay nagiging hindi katanggap-tanggap.
Sa kabilang banda, sa pamamagitan ng heterogeneous integration, ang isang high-frequency switch ay maaaring gawin sa isang semiconductor maliban sa general-purpose CMOS , ang isang power block ay maaaring itayo sa GaN o isang Class III-V device, at ang isang optical sensor ay maaaring ipatupad sa isang platform na na-optimize para sa photonics. Ang lahat ng ito ay isinama sa antas ng package o interposer na may mga napakataas na density interconnect, na nakakamit ng napakaikling path at mababang latencies sa pagitan ng mga block.
Kapag ang konsepto ay pinalawak sa buong functional set, tinutukoy pa nga ito bilang hetero system integration : hindi lamang pinagsasama-sama ang iba't ibang chips, kundi ang buong sistema ay dinisenyo at naka-package na isinasaalang-alang ang kapangyarihan, paglamig, komunikasyon, seguridad at pagiging maaasahan mula pa sa simula.
Mula sa "Higit Pa Kay Moore" tungo sa "Higit Pa Kay Moore"
Mula noong 1965, ang industriya ay ginagabayan ng sikat na tuntunin ni Gordon Moore, kung saan ang bilang ng mga transistor sa isang chip ay halos dumoble bawat dalawang taon . Sa loob ng mga dekada, ito ay nananatiling totoo salamat sa patuloy na pagpapaliit ng lithography, hanggang sa mga node na nasa order na 5 nm o mas mababa pa.
Gayunpaman, habang papalapit tayo sa mga limitasyong pisikal at pang-ekonomiya ng miniaturization, hindi na sapat ang simpleng pagbabawas ng laki ng mga transistor. Sa kasalukuyan, tatlong pangunahing teknolohikal na trend ang magkakasamang umiiral: ang pagpapatuloy ng factory scaling ( "More Moore" ), ang pagsabog ng mga bagong advanced packaging at heterogeneous integration ( "More than Moore" ), at ang paglitaw ng mga radikal na magkakaibang arkitektura tulad ng neuromorphic computing at quantum computing.
Sa larangan ng imbakan, ang 3D NAND memory ay isang maagang demonstrasyon kung paano gamitin ang ikatlong dimensyon. Lumipat ang mga tagagawa mula sa planar NAND patungo sa mga device na patayong nakasalansan sa mga layer na humigit-kumulang 200, na nagpaparami ng densidad nang hindi umaasa lamang sa pagbabawas ng laki ng bawat cell.
Sa high-performance logic, ang nangingibabaw na estratehiya ay ang paghati-hati sa malalaking die sa mga espesyalisadong chiplet , paggawa ng bawat isa sa pinakaangkop na node, at muling pagsasama-samahin ang sistema gamit ang advanced interconnection: 2D redistribution layers, 2.5D interposer, 3D stacking gamit ang TSV, o hybrid bonding, depende sa aplikasyon. Nagbibigay-daan ito sa modularity, pinahusay na manufacturing yields, at mas maikling oras sa merkado.
Ang heterogeneous integration, sa esensya, ay ang praktikal na paraan upang maisakatuparan ang "More than Moore" , na nagpapalaki sa functional density at proximity sa pagitan ng mga chip nang hindi pinipilit ang lahat na gumamit ng parehong node o parehong teknolohiya.
3D NAND at ang mga hamon ng patayong pagmamanupaktura
Ang landas patungo sa 3D integration ay nagsimulang mahubog kasabay ng ebolusyon ng NAND flash . Dahil sa 193 nm immersion lithography at mga pamamaraan ng multi-patterning, nagawang bawasan ng mga tagagawa ang laki ng planar NAND sa 1x nm node range, ibig sabihin ay napakaliit na dimensyon para sa isang two-dimensional na disenyo.
Sa klasikong planar NAND flash memory, nabubuo ang mga pahalang na piraso ng polysilicon na nagsisilbing mga wordline at nag-uugnay sa mga control gate ng bawat memory cell. Lumitaw ang bottleneck nang ang kritikal na elemento, ang floating gate, ay tumigil sa wastong pag-scale: ang capacitive coupling ratio sa pagitan ng floating gate at ng control gate ay lumala, na nakompromiso ang maaasahang operasyon ng cell.
Dahil sa limitasyong ito, nagpasya ang mga kumpanyang tulad ng Samsung na radikal na baguhin ang kanilang diskarte at mamuhunan sa 3D NAND . Noong 2013, ipinakilala nila ang kanilang unang komersyal na V-NAND, isang 128 Gbit chip na may 24 na patayong layer at humigit-kumulang 2,5 milyong channel. Kalaunan, ipinakilala nila ang mga 32-layer na bersyon at maging ang mga SSD batay sa mga arkitekturang ito . Sumunod din ang iba pang mga kumpanya tulad ng Micron, SK Hynix, at Toshiba.
Sa 3D NAND flash memory, ang tradisyonal na patag na polysilicon strips ay iniuunat, binabaluktot, at itinuturo nang patayo. Ang konsepto ng floating gate ay pinapalitan ng mga teknolohiya ng charge trap batay sa mga silicon nitride film, kung saan ang charge ay nakaimbak sa magkabilang rehiyon ng parehong istraktura. Ang resulta ay isang masalimuot na salansan ng mga materyales at layer na dapat gawin nang may napakahigpit na tolerance.
Pinangalanan ng Samsung ang 3D na teknolohiya nito na Terabit Cell Array Transistor (TCAT) , isang arkitekturang gate-all-around kung saan ganap na napapalibutan ng gate ang channel. Ang disenyong ito ay ipinatupad gamit ang 30-40 nm na proseso at gate-last flow, na lalong nagpapakomplikado sa proseso ng pagmamanupaktura.
Ang proseso ng TCAT ay nagsisimula sa isang CMOS substrate kung saan ang mga patong ng silicon nitride at silicon dioxide ay salitan na idinedeposito. Ang pagsasalansan na ito, na kahawig ng isang uri ng "layer cake ," ay kumakatawan sa unang malaking hamon: ang salitan na pagdedeposito ng salansan. Gamit ang CVD (Chemical Vapor Deposition), ang mga manipis na sheet ay idinedeposito, na nangangailangan ng mataas na pagkakapareho at napakababang antas ng depekto, isang bagay na nagiging mas kumplikado dahil ang layunin ay lumampas sa 32 layer.
Ang bilang ng mga layer sa unang stack na ito ang magtatakda ng pangwakas na bilang ng mga antas ng memorya sa device. Pagkatapos ay idinaragdag ang isang matigas na maskara sa istrukturang ito, at ang mga butas ay binubutasan gamit ang photolithography. Susunod ay ang isa pang kritikal na yugto: pag-ukit ng mga trench na may napakataas na aspect ratio mula sa itaas pababa sa substrate. Ang mga aspect ratio na ito ay hanggang sampung beses na mas malaki kaysa sa planar technology, na nangangailangan ng matinding kontrol sa proseso ng pag-ukit.
Pagkatapos ng pag-ukit, ang mga dingding ng butas ay nililinyahan ng polysilicon upang mabuo ang kanal, at ang gitnang espasyo ay pinupuno ng silicon dioxide, na lumilikha ng tinatawag na " macaroni channel ." Ang mga panloob na haligi ay binibigyang kahulugan gamit ang mga proseso ng slit etching, at ang orihinal na salit-salit na mga patong ng nitride at oxide ay inaalis, upang ang pangwakas na istraktura ay magmukhang isang makitid at may palikpik na tore.
Para gumana ang sistema, mahalagang ikonekta ang peripheral logic sa mga control gate ng bawat antas ng memorya. Nangangailangan ito ng isang karagdagang, lubos na kumplikadong hakbang: staircase etching , na lumilikha ng isang uri ng hagdanan sa isang gilid ng aparato upang ma-access nang elektrikal ang iba't ibang mga layer. Ang buong hanay ng mga pamamaraan na ito ay naglalarawan ng likas na pagiging kumplikado ng advanced na vertical integration, na nagpapakita ng mga hamong dulot ng heterogeneous integration sa ibang mga lugar.
Mga susi sa teknolohiya para sa magkakaibang integrasyon
Upang bigyang-buhay ang mga kumplikadong sistemang ito, ang industriya ay gumagamit ng malawak na hanay ng mga teknolohikal na kagamitan : mula sa hybrid bonding hanggang sa mga arkitektura ng on-chip network, kabilang ang mga organic at glass interposer. Ang pagpili ng isa o iba pa ay depende sa paggamit, mga kinakailangan sa gastos, at ninanais na pagganap.
Sa pinakasimpleng antas (minsan tinatawag na antas 0), matatagpuan natin ang indibidwal na chip . Sa antas 1, ang mga chip ay isinasama sa isang wafer o ipinapatong-patong sa isa't isa gamit ang TSV, microbumps, o direktang pagbubuklod. Ang Antas 2 ay karaniwang tumutugma sa isang integration layer batay sa mga organic o glass interposer na may mga koneksyon sa iba pang bahagi ng sistema. Ang Antas 3 ay sinasakop ng substrate mismo bilang tagadala ng sistema, na maaaring magdagdag ng higit pang functionality.
Ang mga sentro ng kahusayan sa heterogeneous integration, tulad ng Fraunhofer IZM at mga kasosyo nito, ay nagsusumikap nang husto upang maging dalubhasa sa toolbox na ito at tinutulungan ang industriya na pumili ng pinakaangkop na hanay ng mga proseso para sa bawat aplikasyon: mula sa mababang halaga ng fan-out packaging hanggang sa halos monolithic integration para sa napakataas na density computing.
Monolitikong 3D integration at mga arkitektura ng Network-on-Chip
Isa sa mga pangunahing pamamaraan ay ang monolithic 3D integration , na kinabibilangan ng pagpapatong-patong ng ilang aktibong layer nang direkta sa isang silicon wafer, na bumubuo ng isang monolithic vertical na istraktura sa halip na maraming assembled chips. Lubos na binabawasan ng pamamaraang ito ang distansya ng komunikasyon sa pagitan ng mga layer at lubos na pinapataas ang interconnect density.
Ang ganitong uri ng integrasyon ay nakasalalay sa napakatumpak na kontrol sa thermal budget , dahil ang mga pang-itaas na patong ay pinoproseso lamang pagkatapos halos makumpleto ang mga pang-ibabang patong. Samakatuwid, ginagamit ang mga katamtamang temperatura, kasama ang mga lubos na tumpak na marker ng pagkakahanay, upang matiyak na ang bawat bagong patong ay nakaposisyon nang eksakto kung saan ito dapat naroon.
Kasabay nito, lumitaw ang mga arkitektura ng Network-on-Chip (NoC) bilang tugon sa problema kung paano mahusay na ilipat ang data sa pagitan ng dumaraming bilang ng mga core, memorya, at accelerator sa loob ng iisang sistema. Sa halip na mga koneksyon sa point-to-point at mga shared bus, ipinapatupad ng NoC ang isang grid network na may mga router at channel, na nagbibigay-daan sa pag-scale sa mga napakakumplikadong sistema sa pamamagitan ng pagbabawas ng mga bottleneck.
Dahil isinama sa mga TSV o silicon via, ang mga network na ito ay partikular na mahalaga sa mga 3D na solusyon at platform na may maraming chiplet. Kaya naman, maaaring i-optimize ng isang design team ang daloy ng impormasyon , na iaangkop ang topolohiya ng network sa communication pattern ng kanilang aplikasyon, na mahalaga sa artificial intelligence o autonomous driving.
Pagsasama ng photonic at mga heterogeneous waveguide
Ang isa pang mahalagang aspeto ng heterogeneous integration ay ang pagsasama ng integrated photonics nang direkta sa parehong packaging environment o kahit sa parehong wafer gaya ng electronics. Ang tinatawag na heterogeneous waveguides ay naghahalo ng iba't ibang materyales (hal., silicon at III-V compounds) upang gabayan ang liwanag na may mababang losses at mataas na bilis sa loob ng isang chip.
Ang ganitong uri ng sistema ay lalong mahalaga sa pangunahing rehiyon ng mga chip na may napakataas na pagganap, kung saan ang mga tradisyonal na koneksyon sa kuryente ay nagsisimulang makaranas ng mga limitasyon sa pagkonsumo ng kuryente at latency. Sa pamamagitan ng pagdidirekta ng optical signal sa mga partikular na idinisenyong cavity at pathway, nababawasan ang interference, at nakakamit ang napakabilis na paghahatid ng data na may mas mababang pagkonsumo ng kuryente.
Ang kakayahang pagsamahin ang mga elektronikong at optikal na bloke sa iisang plataporma ay nagbubukas ng pinto sa mga aplikasyon tulad ng high-performance computing na may mga internal optical link, mga susunod na henerasyon ng mga interkoneksyon ng data center, o kahit na ang pagsasama ng mga pangunahing bahagi ng quantum system sa mas compact na mga chip.
Mga Aplikasyon: mula sa automotive hanggang sa IoT at medisina
Ang heterogeneous integration ay isang teknolohiyang sumasaklaw sa iba't ibang sektor na nakakaapekto sa halos lahat ng sektor: high-performance computing, automotive, komunikasyon, renewable energy, smart agriculture, pangangalagang pangkalusugan, at ang Internet of Things, bukod sa iba pa. Ang bawat larangan ay gumagamit ng parehong pilosopiya ngunit may ibang-iba na hanay ng mga proseso at prayoridad sa gastos.
Sa high-performance computing at pagsasanay sa malalaking modelo ng AI, ang pangunahing layunin ay i-maximize ang computational performance kada watt at kada unit area. Nakakamit ito sa pamamagitan ng pagsasama-sama ng mga state-of-the-art na GPU o TPU na may mga high-bandwidth memory stack gamit ang hybrid bonding o 3D stacking, na lumilikha ng mga napakasiksik na module.
Sa larangan ng medisina, ang integrasyon ng mga chiplet ay nagbibigay-daan para sa mga lubos na na-customize na disenyo: ang mga processing block, analog signal acquisition, wireless communication, at seguridad ng hardware ay maaaring paghaluin sa mga partikular na configuration para sa bawat uri ng device, mula sa mga monitor ng pasyente hanggang sa mga implant at health wearable.
Mga advanced na materyales: GaN at III-V semiconductors
Ang integrasyon ng mga materyales tulad ng gallium nitride (GaN) at iba pang III-V group semiconductors, na mahalaga para sa mga aplikasyon ng kuryente, radio frequency, at high-frequency na komunikasyon, ay nararapat na bigyan ng espesyal na pagbanggit. Ang mga materyales na ito ay nag-aalok ng higit na mahusay na pagganap kapag humahawak ng mataas na boltahe, matinding kuryente, o mga signal na may napakataas na frequency.
Sa pamamagitan ng pagsasama ng mga ito sa mga silicon wafer gamit ang silicon vias at hybrid bonding technologies, makakakuha ang mga design team ng mga device na may pinahusay na thermal management at mas mababang power consumption , nang hindi isinasakripisyo ang compatibility sa mga malawakang proseso ng pagmamanupaktura. Ito ay naging de facto standard na para sa ilang partikular na segment ng power electronics at mga advanced RF system.
Ang kombinasyong GaN/III-V/silicon na ito ay perpektong akma sa lohika ng heterogeneous integration: ang bawat materyal ay ginagamit lamang kung saan ito nagdaragdag ng pinakamalaking halaga, at konektado sa pamamagitan ng isang imprastraktura ng packaging na nagsisiguro ng maiikling landas, mababang parasitic inductance, at mahusay na dissipation ng nabuo na init.
Mga chiplet, wearable, at mga bagong henerasyon ng mga device
Ang estratehiya ng chiplet ay hindi limitado sa malalaking processor ng data center. Binabago rin nito ang mga sektor tulad ng mga medikal na aparato at personal na elektronikong pangkonsumo, kung saan ang kakayahang paghaluin at pagtutugmain ang mga functional block ay nagbubukas ng pinto para sa mas malalim na pagpapasadya.
Sa sektor ng pangangalagang pangkalusugan, maaaring mag-alok ang isang vendor ng isang set ng mga sertipikadong chiplet (pagproseso, komunikasyon, mga partikular na sensor, hardware encryption, atbp.) at pagsamahin ang mga ito sa iba't ibang pakete depende sa end device: isang vital signs monitor, isang smart patch, o isang portable diagnostic device. Pinapaikli nito ang mga development cycle at pinapadali ang muling paggamit ng IP.
Ang mga wearable device ay partikular na nakikinabang mula sa magkakaibang integrasyon. Sa pamamagitan ng pagsasama ng mga post-processed CMOS chips, mga advanced na wafer bonding techniques, at ultra-compact packaging, posible nang magdisenyo ng mga smartwatch, fitness tracker, o headphone na may mas mahabang buhay ng baterya, mas maraming sensor, at mas mahusay na koneksyon, nang hindi pinapataas (o binabawasan pa) ang pisikal na laki ng device.
Sa mga kontekstong ito, napakahalaga ang balanse sa pagitan ng performance, pagkonsumo ng kuryente, at gastos. Hindi laging makatuwiran ang paggamit ng mga mahirap na pamamaraan tulad ng hybrid bonding; kadalasan, mas mainam ang fan-out o microbump integration , dahil nangangailangan ang mga ito ng mas murang imprastraktura at nag-aalok pa rin ng higit sa sapat na density para sa uri ng signal at data rate na hinahawakan.
Mga kamakailang pagsulong: CFET, FeFET at quantum photonics
Ang mga pagsulong sa mga pangunahing aparato ay gumaganap din ng mahalagang papel sa heterogeneous integration. Kabilang sa mga ito, namumukod-tangi ang mga Complementary FET (CFET) , isang teknolohiyang nagpapahintulot sa mga nMOS at pMOS transistor na ipatong-patong sa isa't isa, na radikal na binabawasan ang footprint at pinapabuti ang kahusayan ng enerhiya.
Ang paggamit ng CFET sa mga silicon chip ay nangangako ng mas maliliit at mas mahusay na mga transistor, na nagpapanatili ng epektibong panloob na komunikasyon salamat sa napakatumpak na pagkakahanay ng mga layer. Ang inobasyon na ito ay susi sa higit pang pag-compress ng lohika sa mas maliliit na volume, isang bagay na perpektong akma sa mga konsepto ng 3D stacking at advanced packaging.
Sa kabilang banda, ang mga Ferroelectric FET (FeFET) ay gumagamit ng mga ferroelectric na materyales na may kakayahang mapanatili ang kanilang polarization, na nagreresulta sa napakabilis, mababang lakas, at hindi pabagu-bagong mga alaala na may mahusay na pagpapanatili ng data. Sa pamamagitan ng pagsasama ng mga ito sa mga sentral at aktibong rehiyon ng mga chip, pinapabuti ng mga FeFET ang parehong pagganap at kahusayan sa enerhiya ng mga arkitektura na kailangang mag-imbak at kumuha ng malalaking halaga ng impormasyon na may mababang latency.
Kasabay nito, ang integrated quantum photonics ay itinatatag ang sarili bilang isang nangungunang aplikasyon ng heterogeneous integration. Sa pamamagitan ng pagproseso ng impormasyon sa anyo ng mga quantum states ng liwanag, ang mga sistemang ito ay nangangailangan ng isang mahigpit na pinagsamang kumbinasyon ng mga waveguide, source, detector, at control circuitry, na magagawa lamang sa malapit na integrasyon ng maraming materyales at proseso.
Sa lahat ng mga kasong ito, ang pakete at ang paraan ng pagkakakonekta ng mga elemento ay kasinghalaga ng mga aparato mismo, at umaasa ang mga ito sa mga pamamaraan tulad ng hybrid bonding, silicon wafers, at ang matalinong paggamit ng mga vias at alignment marker.
Mga hamon sa teknikal, materyal, at gastos
Sa kabila ng napakalaking bentahe nito, ang heterogeneous integration ay nagdudulot ng malalaking hamon . Isa sa mga pangunahing hamon ay ang teknikal na pagiging kumplikado ng pag-align at pagkonekta ng magkakaibang bahagi sa napakaliit na volume nang hindi nagdudulot ng mga depekto o panloob na mekanikal na stress.
Ang pamamahala ng init ay isa pang kritikal na punto: kapag pinagsasama ang mga high-power at high-density block, ang thermal budget ay nagiging pangunahing parametro ng disenyo. Ang mahinang distribusyon ng init o hindi sapat na dissipation ay maaaring makapinsala sa mga sensitibong bahagi o malubhang magpababa ng performance, kaya ang pagpapalamig, pagpili ng materyal, at ang mismong arkitektura ng pakete ay dapat isaalang-alang nang magkasama.
Ang pagiging tugma sa pagitan ng iba't ibang materyales (silicon, III-V compounds, GaN, mga espesyal na salamin, mga organikong polimer, atbp.) ay nagdudulot din ng isang hamon. Ang mga pagkakaiba sa mga koepisyent ng thermal expansion, mga mekanikal na katangian, o kemikal na katatagan ay maaaring humantong sa mga stress, delamination, o napaaga na pagkabigo kung hindi maayos na mapamahalaan sa panahon ng disenyo at paggawa.
Dagdag pa rito ang isyu ng gastos at kakayahang i-scalable. Ang mga pinaka-modernong teknolohiya, tulad ng ultra-thin pitch hybrid bonding, ay nangangailangan ng mamahaling kagamitan at isang sopistikadong imprastraktura, na nagpapataas ng mga gastos sa produksyon. Ang pangunahing hamon para sa industriya ay ang paghahanap ng balanse sa pagitan ng pagganap, gastos, at dami ng produksyon , sa pamamagitan ng pagpili lamang ng mga kagamitang tunay na kinakailangan para sa bawat merkado.
EDA, pagiging maaasahan at ang papel ng mga sentro ng pananaliksik
Ang pag-usbong ng heterogeneous integration ay nagtutulak din sa mga electronic design tools (EDA) na umunlad . Hindi na sapat ang paglalarawan lamang ng isang monolithic chip: kinakailangan na ngayong imodelo ang mga interposer, redistribution layer, TSV, multiple bonding, three-dimensional thermal effects, at electromechanical reliability, bukod sa maraming iba pang mga salik.
Ang mga sentro ng pananaliksik tulad ng Fraunhofer IZM ay nagbibigay ng mahalagang halaga sa pamamagitan ng pagbibigay ng mga linya ng produksyon at mga test bench na magagamit ng industriya para sa mga bagong teknolohiya sa packaging at integrasyon. Bukod sa pagbuo ng mga proseso, nagsasagawa rin sila ng pagsusuri sa pagiging maaasahan na higit pa sa simpleng pagsusuri sa kuryente, isinasama ang functional na pag-uugali ng mga sensor, actuator, at RF interface upang maunawaan ang mga sanhi ng mga potensyal na pagkabigo.
Sa kasaysayan, ang mga institusyon ng pananaliksik ay maaaring gumamit ng kagamitan nang dalawa o tatlong henerasyon na nahuhuli sa makabagong teknolohiya sa industriya. Sa kasalukuyan, ang presyur mula sa mga aplikasyon tulad ng AI at high-performance computing ay nagtutulak sa kanila na ilapit ang kanilang mga laboratoryo sa antas ng mga nangungunang cleanroom , na nagreresulta sa pagtaas ng mga gastos at patuloy na pamumuhunan sa imprastraktura.
Kasabay nito, inilalaan ng ilang tagagawa ang buong pabrika para lamang sa mga advanced na gawain sa packaging, na muling ginagamit ang mga pasilidad ng node na itinuturing na "hindi na ginagamit" para sa logic manufacturing, ngunit perpektong angkop para sa paggawa ng mga interposer o mga high-density interconnection structure. Ang modelong ito ay lubos na akma sa ideya ng pag-maximize sa paggamit ng umiiral na industrial base.
Epekto sa edge computing, deep learning at sustainability
Sa larangan ng edge computing , ang heterogeneous integration ay nagbibigay-daan sa paglalagay ng kapasidad sa pagproseso malapit sa kung saan nabubuo ang data, na binabawasan ang pangangailangang magpadala ng impormasyon sa cloud at pinapagaan ang pressure sa mga network at data center. Sa pamamagitan ng pagsasama-sama ng iba't ibang wafer at functional block, nakukuha ang mga device na may kakayahang magsagawa ng mga kumplikadong gawain on-site, habang pinapanatili ang mababang konsumo ng kuryente at maliit na footprint.
Ang mga aplikasyon ng deep learning ay nangangailangan ng mga chips na may mataas na parallel computing capacity at napakalaking memory bandwidth. Ang kombinasyon ng mga compute chiplet na may mga stacked memory at mga na-optimize na NoC network, kasama ang mga advanced bonding process, ay ginagawang posible ang pagsasanay at pag-deploy ng lalong malalaking modelo nang walang pagtaas ng gastos at pagkonsumo ng kuryente sa mga hindi napapanatiling antas.
Ang pagpapanatili ay isa ring mahalagang bahagi ng ekwasyon. Ang pinagbabatayang ideya ng heterogeneous integration ay ang pagkamit ng pinakamataas na pagganap at paggana sa pinakamababang posibleng gastos sa ekonomiya at kapaligiran. Pinag-aaralan ng mga inisyatibo tulad ng mga proyektong Green ICT ang bakas ng kapaligiran ng mga imprastraktura ng impormasyon at komunikasyon, mula sa pagpili ng mga hilaw na materyales at pagproseso ng wafer hanggang sa disenyo ng board at integrasyon ng mga sistema.
Sa larangan ng seguridad ng hardware, ang pagsasama ng mga function sa iba't ibang distributed blocks, kasama ang mga elemento tulad ng RFID micro-tags na naka-embed sa mga refurbished chips, ay maaaring mapabuti ang traceability ng supply chain at mabawasan ang mga single points of failure, sa gayon ay mapapatibay ang reliability ng mga kritikal na sistema. Ito ay bahagi ng isang diskarte kung saan ang performance, seguridad, at sustainability ay magkasama.
Kung pagsasama-samahin ang buong larawang ito, ang magkakaibang integrasyon ay umuusbong bilang haligi na magpapahintulot sa microelectronics na patuloy na lumampas sa mga limitasyon ng simpleng miniaturization, na pinagsasama ang magkakaibang teknolohiya at materyales upang mag-alok ng mas malakas at mahusay na mga sistema na iniangkop sa mga totoong pangangailangan ng bawat aplikasyon.
