Integração heterogênea: o novo motor da microeletrônica

Informatec Digital » Recursos » Integração heterogênea: o novo motor da microeletrônica

A integração heterogênea tornou -se a principal estratégia da indústria microeletrônica para o progresso contínuo, à medida que o modelo tradicional de escalonamento de um único chip monolítico atinge seus limites. Em vez de fabricar tudo em um único wafer e em um único nó, chips, materiais e tecnologias muito diferentes são combinados em um único sistema, aproveitando o melhor de cada um e minimizando as distâncias entre os blocos funcionais.

Essa mudança de foco se alinha perfeitamente com a filosofia "Mais do que Moore" : não se trata apenas de colocar mais transistores por milímetro quadrado, mas de construir sistemas muito mais poderosos, especializados e eficientes, combinando componentes ópticos, mecânicos, de radiofrequência, de memória e de lógica avançada em um único pacote. Da memória flash 3D NAND com centenas de camadas aos chiplets para data centers, dispositivos médicos e wearables, a integração heterogênea está redefinindo a forma como os semicondutores são projetados e fabricados.

O que é exatamente integração heterogênea?

Quando falamos de integração heterogênea, estamos nos referindo à combinação de chips e dispositivos de diferentes processos e domínios tecnológicos (CMOS digital, RF, potência, fotônica, MEMS, sensores, etc.) em um único sistema. Cada componente é fabricado utilizando a tecnologia que oferece o melhor desempenho ou custo, e então eles são interconectados muito próximos ao chip ou até mesmo empilhados em 3D.

Na abordagem clássica de Sistema em Chip (SoC) monolítico , todas as funções são integradas no mesmo chip de silício e na mesma linha de produção. Esse modelo funcionou muito bem para dispositivos móveis e eletrônicos de consumo, desde que todas as partes concordassem em compartilhar a mesma tecnologia e as mesmas restrições térmicas, de tensão e de materiais. No entanto, à medida que aumentam as demandas por maior potência de saída, frequências mais altas ou sensores altamente especializados, esses compromissos se tornam inaceitáveis.

Com a integração heterogênea, por outro lado, um interruptor de alta frequência pode ser fabricado em um semicondutor diferente do CMOS de uso geral , um bloco de potência pode ser construído em GaN ou em um dispositivo Classe III-V, e um sensor óptico pode ser implementado em uma plataforma otimizada para fotônica. Todos esses componentes são integrados no nível do encapsulamento ou do interposer com interconexões de altíssima densidade, alcançando caminhos muito curtos e baixa latência entre os blocos.

Quando o conceito é estendido a todo o conjunto funcional, ele é até mesmo chamado de integração de sistemas heterogêneos : não apenas diferentes chips são unidos, mas todo o sistema é projetado e embalado considerando energia, refrigeração, comunicações, segurança e confiabilidade desde o início.

De “Mais Moore” para “Mais que Moore”

Desde 1965, a indústria tem sido guiada pela famosa regra prática de Gordon Moore, segundo a qual o número de transistores em um chip dobra aproximadamente a cada dois anos . Por décadas, isso se manteve verdadeiro graças à miniaturização constante da litografia, chegando a nós da ordem de 5 nm ou menos.

No entanto, à medida que nos aproximamos dos limites físicos e econômicos da miniaturização, simplesmente reduzir o tamanho dos transistores já não é suficiente. Hoje, três grandes tendências tecnológicas coexistem: a continuidade da miniaturização em escala industrial ( "Mais Moore" ), a explosão de novas embalagens avançadas e integração heterogênea ( "Mais que Moore" ) e o surgimento de arquiteturas radicalmente diferentes, como a computação neuromórfica e a computação quântica.

Na área de armazenamento, a memória 3D NAND foi uma das primeiras demonstrações de como aproveitar a terceira dimensão. Os fabricantes migraram da NAND planar para dispositivos que se empilham verticalmente em camadas de cerca de 200, multiplicando a densidade sem depender exclusivamente da redução do tamanho de cada célula.

Em lógica de alto desempenho, a estratégia predominante é dividir grandes chips em chiplets especializados , fabricar cada um no nó mais adequado e remontar o sistema usando interconexões avançadas: camadas de redistribuição 2D, interconexões 2.5D, empilhamento 3D com TSV ou ligações híbridas, dependendo da aplicação. Isso possibilita modularidade, melhores rendimentos de fabricação e menor tempo de lançamento no mercado.

A integração heterogênea é, em essência, a maneira prática de tornar o conceito "Mais do que Moore" uma realidade , maximizando a densidade funcional e a proximidade entre os chips sem forçar todos a usar o mesmo nó ou a mesma tecnologia.

NAND 3D e os desafios da fabricação vertical

O caminho para a integração 3D começou a tomar forma com a evolução da memória flash NAND . Graças à litografia de imersão de 193 nm e às técnicas de multipadrão, os fabricantes conseguiram reduzir o tamanho da NAND planar para a faixa de nós de 1x nm, o que significa dimensões extremamente pequenas para um design bidimensional.

Na memória flash NAND planar clássica, faixas horizontais de polisilício são geradas para atuarem como linhas de palavra e conectarem os gates de controle de cada célula de memória. O gargalo surgiu quando o elemento crítico, o gate flutuante, parou de escalar corretamente: a relação de acoplamento capacitivo entre o gate flutuante e o gate de controle deteriorou-se, comprometendo a operação confiável da célula.

Diante dessa limitação, empresas como a Samsung decidiram mudar radicalmente sua abordagem e investir em NAND 3D . Em 2013, lançaram seu primeiro V-NAND comercial, um chip de 128 Gbit com 24 camadas verticais e aproximadamente 2,5 milhões de canais. Posteriormente, introduziram versões de 32 camadas e até mesmo SSDs baseados nessas arquiteturas . Outras empresas, como Micron, SK Hynix e Toshiba, seguiram o exemplo.

Na memória flash 3D NAND, as tradicionais tiras planas de polisilício são esticadas, dobradas e orientadas verticalmente. O conceito de porta flutuante é substituído por tecnologias de aprisionamento de carga baseadas em filmes de nitreto de silício, onde a carga é armazenada em regiões opostas da mesma estrutura. O resultado é uma pilha complexa de materiais e camadas que deve ser fabricada com tolerâncias extremamente rigorosas.

A Samsung denominou sua tecnologia 3D de Terabit Cell Array Transistor (TCAT) , uma arquitetura "gate-all-around" na qual o gate circunda completamente o canal. Esse design é implementado com um processo de 30-40 nm e fluxo "gate-last", o que complica ainda mais o processo de fabricação.

O processo TCAT começa com um substrato CMOS sobre o qual são depositadas alternadamente camadas de nitreto de silício e dióxido de silício. Essa sobreposição, que lembra uma espécie de "bolo de camadas ", representa o primeiro grande desafio: a deposição alternada das camadas. Utilizando CVD (Deposição Química de Vapor), são depositadas folhas muito finas, exigindo alta uniformidade e baixíssimos níveis de defeitos, algo que se torna ainda mais complexo à medida que o objetivo é ultrapassar 32 camadas.

O número de camadas nessa pilha inicial determinará o número final de níveis de memória no dispositivo. Uma máscara rígida é então adicionada a essa estrutura, e os orifícios são perfurados usando fotolitografia. Em seguida, vem outra etapa crítica: a gravação de sulcos com proporções extremamente altas, de cima para baixo, até o substrato. Essas proporções são até dez vezes maiores do que na tecnologia planar, exigindo um controle extremo do processo de gravação.

Após a corrosão, as paredes do orifício são revestidas com polisilício para formar o canal, e o espaço central é preenchido com dióxido de silício, criando o chamado " canal de macarrão ". As colunas internas são então definidas usando processos de corrosão por fenda, e as camadas alternadas originais de nitreto e óxido são removidas, de modo que a estrutura final se assemelhe a uma torre estreita com aletas.

Para que o sistema funcione, é essencial conectar a lógica periférica às portas de controle de cada nível de memória. Isso requer uma etapa adicional e altamente complexa: a gravação em escada , que cria uma espécie de escada em um dos lados do dispositivo para acessar eletricamente as diferentes camadas. Todo esse conjunto de técnicas ilustra a complexidade inerente à integração vertical avançada, antecipando os desafios impostos pela integração heterogênea em outras áreas.

Chaves tecnológicas para a integração heterogênea

Para dar vida a esses sistemas complexos, a indústria utiliza uma ampla gama de ferramentas tecnológicas : desde ligações híbridas até arquiteturas de rede em chip, incluindo interconexões orgânicas e de vidro. A escolha entre uma ou outra depende da aplicação, dos requisitos de custo e do desempenho desejado.

No nível mais básico (às vezes chamado de nível 0), encontramos o chip individual . No nível 1, os chips são integrados em um wafer ou empilhados uns sobre os outros usando TSV, microbumps ou ligação direta. O nível 2 normalmente corresponde a uma camada de integração baseada em interconexões orgânicas ou de vidro com conexões ao restante do sistema. O nível 3 é ocupado pelo próprio substrato como suporte do sistema, que pode adicionar ainda mais funcionalidades.

Centros de excelência em integração heterogênea, como o Fraunhofer IZM e seus parceiros, trabalham precisamente para dominar esse conjunto de ferramentas e ajudar a indústria a selecionar o conjunto de processos mais adequado para cada aplicação: desde a embalagem fan-out de baixo custo até a integração quase monolítica para computação de altíssima densidade.

Integração monolítica 3D e arquiteturas de rede em chip (Network-on-Chip)

Uma das principais abordagens é a integração monolítica 3D , que envolve o empilhamento de várias camadas ativas diretamente em uma única pastilha de silício, formando uma estrutura vertical monolítica em vez de múltiplos chips montados. Essa técnica reduz drasticamente as distâncias de comunicação entre as camadas e aumenta consideravelmente a densidade de interconexões.

Esse tipo de integração depende de um controle muito preciso do balanço térmico , já que as camadas superiores são processadas somente após as camadas inferiores estarem quase concluídas. Portanto, são utilizadas temperaturas moderadas, juntamente com marcadores de alinhamento de alta precisão, para garantir que cada nova camada seja posicionada exatamente onde deveria estar.

Em paralelo, as arquiteturas de Rede em Chip (NoC) surgiram como resposta ao problema de como mover dados de forma eficiente entre um número crescente de núcleos, memórias e aceleradores dentro de um único sistema. Em vez de conexões ponto a ponto e barramentos compartilhados, uma NoC implementa uma rede em grade com roteadores e canais, o que permite a escalabilidade para sistemas muito complexos, reduzindo gargalos.

Integradas com TSVs ou vias de silício, essas redes são particularmente relevantes em soluções e plataformas 3D com múltiplos chiplets. Dessa forma, uma equipe de projeto pode otimizar o fluxo de informações , adaptando a topologia da rede ao padrão de comunicação de sua aplicação, o que é crucial em inteligência artificial ou direção autônoma.

Integração fotônica e guias de onda heterogêneos

Outro aspecto fundamental da integração heterogênea é a incorporação de fotônica integrada diretamente no mesmo ambiente de encapsulamento ou até mesmo no mesmo wafer que os componentes eletrônicos. Os chamados guias de onda heterogêneos misturam diferentes materiais (por exemplo, silício e compostos III-V) para guiar a luz com baixas perdas e alta velocidade dentro de um chip.

Esse tipo de sistema é especialmente valioso na região central de chips de altíssimo desempenho, onde as conexões elétricas tradicionais começam a apresentar limitações em termos de consumo de energia e latência. Ao direcionar o sinal óptico por meio de cavidades e caminhos projetados especificamente para esse fim, a interferência é minimizada e uma transmissão de dados extremamente rápida é alcançada com um consumo de energia significativamente menor.

A capacidade de combinar blocos eletrônicos e ópticos em uma única plataforma abre caminho para aplicações como computação de alto desempenho com links ópticos internos, interconexões de data centers de última geração ou até mesmo a integração de componentes-chave de sistemas quânticos em chips mais compactos.

Aplicações: da indústria automotiva à IoT e à medicina.

A integração heterogênea é uma tecnologia transversal que impacta praticamente todos os setores: computação de alto desempenho, automotivo, comunicações, energias renováveis, agricultura inteligente, saúde e Internet das Coisas, entre outros. Cada área aplica a mesma filosofia, mas com um conjunto de processos e prioridades de custos muito diferentes.

Em computação de alto desempenho e treinamento de grandes modelos de IA, o principal objetivo é maximizar o desempenho computacional por watt e por unidade de área. Isso é alcançado combinando GPUs ou TPUs de última geração com pilhas de memória de alta largura de banda usando ligações híbridas ou empilhamento 3D, criando módulos extremamente densos.

Na área médica, a integração de chiplets permite projetos altamente personalizados: blocos de processamento, aquisição de sinais analógicos, comunicações sem fio e segurança de hardware podem ser combinados em configurações muito específicas para cada tipo de dispositivo, desde monitores de pacientes a implantes e dispositivos vestíveis de saúde.

Materiais avançados: GaN e semicondutores III-V

A integração de materiais como o nitreto de gálio (GaN) e outros semicondutores do grupo III-V, fundamentais para aplicações de energia, radiofrequência e comunicações de alta frequência, merece destaque. Esses materiais oferecem desempenho superior no manuseio de altas tensões, correntes intensas ou sinais de altíssima frequência.

Ao integrá-los com wafers de silício usando vias de silício e tecnologias de ligação híbrida, as equipes de projeto podem obter dispositivos com gerenciamento térmico aprimorado e menor consumo de energia , sem sacrificar a compatibilidade com processos de fabricação em larga escala. Isso já se tornou um padrão de fato para certos segmentos de eletrônica de potência e sistemas avançados de radiofrequência.

Essa combinação de GaN/III-V/silício se encaixa perfeitamente na lógica da integração heterogênea: cada material é usado apenas onde agrega mais valor e é conectado por meio de uma infraestrutura de encapsulamento que garante caminhos curtos, baixa indutância parasita e boa dissipação do calor gerado.

Chiplets, wearables e novas gerações de dispositivos

A estratégia de chiplets não se limita a grandes processadores de data centers. Ela também está transformando setores como dispositivos médicos e eletrônicos de consumo pessoal, onde a capacidade de combinar blocos funcionais abre caminho para uma personalização muito mais profunda.

No setor da saúde, um único fornecedor pode oferecer um conjunto de chiplets certificados (processamento, comunicações, sensores específicos, criptografia de hardware, etc.) e combiná-los em diferentes pacotes, dependendo do dispositivo final: um monitor de sinais vitais, um adesivo inteligente ou um dispositivo de diagnóstico portátil. Isso reduz os ciclos de desenvolvimento e facilita a reutilização da propriedade intelectual.

Dispositivos vestíveis se beneficiam particularmente da integração heterogênea. Com a incorporação de chips CMOS pós-processados, técnicas avançadas de colagem de wafers e embalagens ultracompactas, é possível projetar smartwatches, rastreadores de fitness ou fones de ouvido com maior duração da bateria, mais sensores e melhor conectividade, sem aumentar (e até mesmo reduzindo) o tamanho físico do dispositivo.

Nesses contextos, o equilíbrio entre desempenho, consumo de energia e custo é fundamental. Nem sempre faz sentido usar técnicas complexas como a ligação híbrida; muitas vezes, a integração por fan-out ou microbump é preferida , pois requer infraestrutura menos dispendiosa e ainda oferece densidade mais do que suficiente para o tipo de sinal e taxa de dados suportados.

Avanços recentes: CFET, FeFET e fotônica quântica

Os avanços em dispositivos básicos também desempenham um papel vital na integração heterogênea. Entre eles, destacam-se os FETs complementares (CFETs) , uma tecnologia que permite que transistores nMOS e pMOS sejam empilhados uns sobre os outros, reduzindo drasticamente a área ocupada e melhorando a eficiência energética.

A adoção de CFETs em chips de silício promete transistores menores e mais eficientes, mantendo uma comunicação interna eficaz graças ao alinhamento extremamente preciso das camadas. Essa inovação é fundamental para compactar ainda mais a lógica em volumes menores, o que se encaixa perfeitamente com os conceitos de empilhamento 3D e encapsulamento avançado.

Por outro lado, os FETs ferroelétricos (FeFETs) utilizam materiais ferroelétricos capazes de manter sua polarização, resultando em memórias não voláteis de baixo consumo e alta velocidade, com boa retenção de dados. Ao integrá-los nas regiões centrais e ativas dos chips, os FeFETs melhoram tanto o desempenho quanto a eficiência energética de arquiteturas que precisam armazenar e recuperar grandes quantidades de informações com baixa latência.

Em paralelo, a fotônica quântica integrada está se consolidando como uma aplicação de ponta da integração heterogênea. Ao processar informações na forma de estados quânticos de luz, esses sistemas exigem uma combinação altamente integrada de guias de onda, fontes, detectores e circuitos de controle, o que só é viável com a estreita integração de múltiplos materiais e processos.

Em todos esses casos, a embalagem e a forma como os elementos são conectados são tão importantes quanto os próprios dispositivos, e dependem de técnicas como colagem híbrida, wafers de silício e o uso inteligente de vias e marcadores de alinhamento.

Desafios técnicos, de materiais e de custos

Apesar de suas enormes vantagens, a integração heterogênea apresenta desafios consideráveis . Um dos principais é a complexidade técnica de alinhar e conectar componentes muito diferentes em um volume tão pequeno sem provocar defeitos ou tensões mecânicas internas.

O gerenciamento térmico é outro ponto crítico: ao combinar blocos de alta potência e alta densidade, o orçamento térmico torna-se um parâmetro central do projeto. Uma distribuição de calor inadequada ou dissipação insuficiente podem danificar componentes sensíveis ou degradar seriamente o desempenho; portanto, o resfriamento, a seleção de materiais e a própria arquitetura do encapsulamento devem ser considerados em conjunto.

A compatibilidade entre diferentes materiais (silício, compostos III-V, GaN, vidros especiais, polímeros orgânicos, etc.) também representa um desafio. Diferenças nos coeficientes de expansão térmica, propriedades mecânicas ou estabilidade química podem levar a tensões, delaminação ou falhas prematuras se não forem devidamente gerenciadas durante o projeto e a fabricação.

A tudo isso se soma a questão do custo e da escalabilidade. As tecnologias mais avançadas, como a colagem híbrida de passo ultrafino, exigem equipamentos caros e uma infraestrutura altamente sofisticada, o que aumenta os custos de produção. O principal desafio para o setor é encontrar o equilíbrio entre desempenho, custo e volume de produção , selecionando apenas as ferramentas realmente necessárias para cada mercado.

Análise exploratória de dados (EDA), confiabilidade e o papel dos centros de pesquisa

O aumento da integração heterogênea também está forçando a evolução das ferramentas de projeto eletrônico (EDA) . Não basta mais descrever um único chip monolítico: agora é necessário modelar interposers, camadas de redistribuição, TSV, múltiplas ligações, efeitos térmicos tridimensionais e confiabilidade eletromecânica, entre muitos outros fatores.

Centros de pesquisa como o Fraunhofer IZM agregam valor fundamental ao disponibilizar linhas de produção e bancadas de teste para a indústria, visando o desenvolvimento de novas tecnologias de embalagem e integração. Além de desenvolver processos, eles realizam testes de confiabilidade que vão além dos simples testes elétricos, incorporando o comportamento funcional de sensores, atuadores e interfaces de radiofrequência para compreender as causas de possíveis falhas.

Historicamente, os institutos de pesquisa podiam trabalhar com equipamentos duas ou três gerações atrás do estado da arte da indústria. Hoje, a pressão de aplicações como IA e computação de alto desempenho os está forçando a aproximar seus laboratórios do nível das salas limpas de ponta , com o consequente aumento de custos e investimento contínuo em infraestrutura.

Ao mesmo tempo, alguns fabricantes estão dedicando fábricas inteiras exclusivamente a tarefas avançadas de encapsulamento, reaproveitando instalações de produção de nós consideradas “obsoletas” para a fabricação de lógica, mas perfeitamente adequadas para a produção de interconexões ou estruturas de interconexão de alta densidade. Esse modelo se encaixa muito bem na ideia de maximizar o uso da base industrial existente.

Impacto na computação de borda, aprendizado profundo e sustentabilidade

No campo da computação de borda , a integração heterogênea permite que a capacidade de processamento seja posicionada muito perto de onde os dados são gerados, reduzindo a necessidade de enviar informações para a nuvem e aliviando a pressão sobre as redes e os centros de dados. Combinando diferentes wafers e blocos funcionais, obtêm-se dispositivos capazes de executar tarefas complexas no local, mantendo baixo consumo de energia e tamanho reduzido.

Aplicações de aprendizado profundo exigem chips com alta capacidade de computação paralela e enorme largura de banda de memória. A combinação de chiplets de computação com memórias empilhadas e redes NoC otimizadas, juntamente com processos de interconexão avançados, possibilita o treinamento e a implantação de modelos cada vez maiores sem que o custo e o consumo de energia disparem para níveis insustentáveis.

A sustentabilidade também é uma parte fundamental da equação. A ideia subjacente à integração heterogênea é alcançar o máximo desempenho e funcionalidade com o menor custo econômico e ambiental possível. Iniciativas como os projetos Green ICT estudam a pegada ambiental das infraestruturas de informação e comunicação, desde a seleção de matérias-primas e processamento de wafers até o projeto de placas e a integração de sistemas.

No âmbito da segurança de hardware, a integração de funções em diversos blocos distribuídos, com elementos como microetiquetas RFID incorporadas em chips recondicionados, pode melhorar a rastreabilidade da cadeia de suprimentos e reduzir pontos únicos de falha, fortalecendo assim a confiabilidade de sistemas críticos. Tudo isso faz parte de uma abordagem em que desempenho, segurança e sustentabilidade caminham juntos.

Considerando todo esse panorama, a integração heterogênea emerge como o pilar que permitirá à microeletrônica continuar a ir além dos limites da simples miniaturização, combinando tecnologias e materiais muito diversos para oferecer sistemas mais poderosos e eficientes, adaptados às reais necessidades de cada aplicação.