Heterogenous na integrasyon: ang bagong makina ng microelectronics

Informatec Digital » Kayamanan » Heterogenous na integrasyon: ang bagong makina ng microelectronics

La magkakaiba integrasyon Ito ay naging pinakamalaking yaman ng industriya ng microelectronics para sa patuloy na pag-unlad habang ang klasikong modelo ng pag-scale ng isang monolithic chip ay nagsisimulang maabot ang mga limitasyon nito. Sa halip na gawin ang lahat sa isang wafer at sa isang node, ang magkakaibang chips, materyales, at teknolohiya ay pinagsama sa loob ng iisang sistema, pinipilit ang pinakamahusay mula sa bawat isa at binabawasan ang distansya sa pagitan ng mga functional block.

Ang pagbabagong ito ng pokus ay akmang-akma sa pilosopiya "Higit Pa Kay Moore"Hindi lamang ito tungkol sa pagsiksik ng mas maraming transistor bawat milimetro kuwadrado, kundi tungkol sa pagbuo ng mas malakas, espesyalisado, at mahusay na mga sistema sa pamamagitan ng pagsasama-sama ng mga optical, mechanical, RF, memory, at mga advanced na logic component sa isang pakete. Mula sa 3D NAND flash memory na may daan-daang layer hanggang sa mga chiplet para sa mga data center, medical device, at wearable, ang heterogeneous integration ay muling nagbibigay-kahulugan kung paano dinisenyo at ginagawa ang mga semiconductor.

Ano nga ba ang heterogeneous integration?

Kapag pinag-uusapan natin ang heterogeneous integration, tinutukoy natin ang kombinasyon ng mga chips at device mula sa iba't ibang proseso at larangan ng teknolohiya (digital CMOS, RF, kuryente, photonics, MEMS, sensor, atbp.) sa iisang sistema. Ang bawat bloke ay ginagawa gamit ang teknolohiyang nag-aalok ng pinakamahusay na pagganap o gastos, at pagkatapos ay magkakaugnay ang mga ito nang napakalapit sa chip o kahit na naka-stack sa 3D.

Sa klasikong pamamaraan ng Monolitikong Sistema-sa-Chip (SoC)Ang lahat ng mga function ay isinama sa iisang silicon chip at sa iisang linya ng proseso ng pagmamanupaktura. Ang modelong ito ay gumana nang maayos para sa mga mobile phone at consumer electronics, kung ang lahat ng partido ay sumang-ayon na ibahagi ang parehong teknolohiya at ang parehong mga limitasyon sa thermal, boltahe, at materyal. Gayunpaman, habang ang mas mataas na output ng kuryente, mas mataas na frequency, o mga sensor na may mataas na espesyalisasyon ay nagiging mas mahirap, ang mga kompromisong ito ay hindi na katanggap-tanggap.

Sa kabilang banda, sa pamamagitan ng heterogeneous integration, ang isang high-frequency switch ay maaaring gawin sa isang semiconductor maliban sa Pangkalahatang layunin na CMOSMaaaring bumuo ng power block sa isang GaN o Class III-V device, at maaaring ipatupad ang optical sensor sa isang photonics-optimized platform. Ang lahat ng ito ay isinama sa antas ng package o interposer na may mga interconnection na may napakataas na density, na nakakamit ng napakaikling path at mababang latencies sa pagitan ng mga block.

Kapag pinalawak ang konsepto upang masaklaw ang buong hanay ng mga tungkulin, napag-uusapan pa nga natin ang integrasyon ng hetero-systemHindi lamang pinagsasama-sama ang iba't ibang chips, kundi ang buong sistema ay dinisenyo at naka-package na isinasaalang-alang ang kapangyarihan, pagpapalamig, komunikasyon, seguridad at pagiging maaasahan mula pa sa simula.

Mula sa "Higit Pa Kay Moore" tungo sa "Higit Pa Kay Moore"

Mula noong 1965, ang industriya ay ginagabayan ng sikat na tuntunin ni Gordon Moore, kung saan ang bilang ng mga transistor sa isang chip ay Dumodoble ito halos kada dalawang taon.Sa loob ng mga dekada, nakamit ito dahil sa patuloy na pagbawas ng lithography, na umaabot sa mga node na nasa order na 5 nm o mas mababa pa.

Gayunpaman, habang papalapit tayo sa mga limitasyong pisikal at pang-ekonomiya ng miniaturization, ang pagbabawas lamang ng laki ng mga transistor ay hindi na sapat. Sa kasalukuyan, tatlong pangunahing teknolohikal na vector ang magkakasamang umiiral: ang pagpapatuloy ng factory scaling ("Higit pang Moore"), ang pagsabog ng mga bagong advanced na packaging at heterogeneous integration ("Higit Pa Kay Moore") at ang paglitaw ng mga radikal na magkakaibang arkitektura tulad ng neuromorphic computing o quantum computing.

Sa larangan ng imbakan, memorya 3D NAND Ito ay isang maagang demonstrasyon kung paano gamitin ang ikatlong dimensyon. Lumipat ang mga tagagawa mula sa planar NAND patungo sa mga device na patayong nakasalansan sa mga layer na humigit-kumulang 200, na nagpaparami sa densidad nang hindi lamang umaasa sa pagbabawas ng laki ng bawat cell.

Sa high-performance logic, ang nangingibabaw na estratehiya ay ang pagbasag ng malalaking dice sa mga espesyalisadong chipletAng bawat bahagi ay ginagawa sa pinakaangkop na node, at ang sistema ay muling binubuo gamit ang advanced interconnection: 2D redistribution layers, 2.5D interposer, 3D stacking gamit ang TSV, o hybrid bonding, depende sa aplikasyon. Nagbibigay-daan ito sa modularity, pinahusay na ani sa pagmamanupaktura, at mas maikling oras sa merkado.

Ang heterogeneous integration, sa esensya, ang praktikal na paraan upang maisakatuparan iyon. "Higit Pa Kay Moore"pag-maximize ng functional density at chip proximity nang hindi pinipilit ang lahat na gamitin ang parehong node o teknolohiya.

3D NAND at ang mga hamon ng patayong pagmamanupaktura

Ang landas patungo sa 3D integration ay nagsimulang magkaroon ng malinaw na hugis kasabay ng ebolusyon ng flash ng NANDDahil sa immersion lithography sa 193 nm at mga pamamaraan ng multi-patterning, nagawang bawasan ng mga tagagawa ang laki ng planar NAND sa 1x nm node range, ibig sabihin ay napakaliit na dimensyon para sa isang two-dimensional na disenyo.

Sa klasikong planar NAND, ang mga sumusunod ay nabubuo mga pahalang na piraso ng polysilicon na nagsisilbing mga wordline at nag-uugnay sa mga control gate ng bawat memory cell. Nangyari ang bottleneck nang ang kritikal na elemento, ang floating gate, ay tumigil sa wastong pag-scale: ang capacitive coupling relationship sa pagitan ng floating gate at ng control gate ay lumala, na nakompromiso ang maaasahang operasyon ng cell.

Dahil sa limitasyong ito, nagpasya ang mga kumpanyang tulad ng Samsung na radikal na baguhin ang kanilang diskarte at tumuon sa 3D NANDNoong 2013, ipinakilala nila ang kanilang unang komersyal na V-NAND, isang 128 Gbit chip na may 24 na patayong layer at humigit-kumulang 2,5 milyong channel. Kalaunan, ipinakilala nila ang mga 32-layer na bersyon at maging Mga yunit ng SSD batay sa mga arkitekturang itoSinundan din ng ibang mga manlalaro tulad ng Micron, SK Hynix, at Toshiba ang parehong landas.

Sa 3D NAND, ang mga lumang patag na polysilicon strips ay iniuunat, binabaluktot, at ipinoposisyon nang patayo. Ang konsepto ng floating gate ay pinapalitan ng mga teknolohiyang "charge trap" Batay sa mga silicon nitride film, kung saan ang karga ay nakaimbak sa magkabilang rehiyon ng parehong istraktura. Ang resulta ay isang masalimuot na tumpok ng mga materyales at patong na dapat gawin nang may napakapinong mga tolerance.

Pinangalanan ng Samsung ang teknolohiyang 3D nito Terabit Cell Array Transistor (TCAT)Ito ay isang arkitekturang "gate-all-around" kung saan ang gate ay ganap na nakapalibot sa channel. Ang pamamaraang ito ay ipinatupad gamit ang mga panuntunan sa disenyo na nasa hanay na 30 hanggang 40 nm at isang gate-last flow, na nagdaragdag ng higit pang pagiging kumplikado sa proseso ng pagmamanupaktura.

Ang proseso ng TCAT ay nagsisimula sa isang CMOS substrate kung saan ang mga patong ng silicon nitride at silicon dioxide ay salitan na idinedeposito. Ang pagsasalansan na ito, na kahawig ng isang uri ng "Keyk na may patong-patong"Ito ang kumakatawan sa unang malaking hamon: ang salit-salit na pagdedeposito ng salansan. Gamit ang CVD (Chemical Vapor Deposition), ang mga manipis na piraso ay idinedeposito, na nangangailangan ng mataas na pagkakapareho at napakababang antas ng depekto, isang bagay na nagiging mas kumplikado dahil ang layunin ay lumampas sa 32 patong.

Ang bilang ng mga layer sa unang stack na ito ang magtatakda ng pangwakas na bilang ng mga antas ng memorya sa device. Isang matigas na maskara ang idinaragdag sa ibabaw ng istrukturang ito, at ang mga butas ay binubutasan gamit ang photolithography. Susunod ay ang isa pang kritikal na yugto: ang pag-ukit ng mga trench na may napakataas na aspect ratio mula sa itaas pababa sa substrate. Ang mga aspect ratio na ito ay hanggang sampung beses na mas malaki kaysa sa planar technology, na nangangailangan ng matinding kontrol sa proseso ng pag-ukit.

Pagkatapos ng pag-ukit, ang mga dingding ng butas ay nililimitahan ng polysilicon upang mabuo ang kanal, at ang gitnang espasyo ay pinupuno ng silicon dioxide, na lumilikha ng tinatawag na "kanal ng macaroniAng mga panloob na haligi ay binibigyang kahulugan sa pamamagitan ng mga proseso ng slit etching, at ang orihinal na salit-salit na mga patong ng nitride at oxide ay inaalis, upang ang pangwakas na istraktura ay magmukhang isang makitid at may palikpik na tore.

Para gumana ang sistema, mahalagang ikonekta ang peripheral logic sa mga control gate ng bawat antas ng memorya. Nangangailangan ito ng isang karagdagang, lubos na kumplikadong hakbang: ang ukit sa hagdananKabilang dito ang pag-ukit ng isang uri ng hagdan sa isang gilid ng aparato upang ma-access nang elektrikal ang iba't ibang mga layer. Inilalarawan ng buong hanay ng mga pamamaraan na ito ang likas na kasalimuotan ng advanced na patayong integrasyon, na nagpapakita ng mga hamong dulot ng magkakaibang integrasyon sa ibang mga lugar.

Mga susi sa teknolohiya para sa magkakaibang integrasyon

Upang bigyang-buhay ang mga kumplikadong sistemang ito, gumagamit ang industriya ng malawak na hanay ng mga mapagkukunan. teknolohikal na "kahon ng kagamitan"Mula sa hybrid bonding hanggang sa mga arkitektura ng on-chip network, kabilang ang mga organic o glass interposer, ang pagpili ng isang sistema o iba pa ay nakadepende sa use case, mga kinakailangan sa gastos, at ninanais na pagganap.

Sa pinakasimpleng antas (minsan tinatawag na antas 0), matatagpuan natin ang indibidwal na chipSa antas 1, ang mga chip ay isinasama sa isang wafer o ipinapatong-patong sa isa't isa gamit ang TSV, microbumps, o direktang pagbubuklod. Ang Antas 2 ay karaniwang tumutugma sa isang integration layer batay sa mga organic o glass interposer na may mga koneksyon sa iba pang bahagi ng sistema. Ang Antas 3 ay sinasakop ng substrate mismo bilang tagadala ng sistema, na maaaring magdagdag ng higit pang functionality.

Ang mga sentro ng kahusayan sa magkakaibang integrasyon, tulad ng Fraunhofer IZM at mga kasosyo nito, ay nagtatrabaho nang husto sa pagpapahusay sa toolbox na ito at pagtulong sa industriya na piliin ang pinakaangkop na hanay ng mga proseso para sa bawat aplikasyon: mula sa murang fan-out packaging hanggang sa halos monolitikong integrasyon para sa napakataas na densidad na computing.

Monolitikong 3D integration at mga arkitektura ng Network-on-Chip

Isa sa mga pangunahing pamamaraan ay ang monolitikong 3D integrationAng pamamaraang ito ay kinabibilangan ng pagpapatong-patong ng ilang aktibong patong nang direkta sa isang silicon wafer, na bumubuo ng isang monolitikong patayong istruktura sa halip na maraming pinagsama-samang chips. Ang pamamaraang ito ay lubhang binabawasan ang distansya ng komunikasyon sa pagitan ng mga patong at lubos na pinapataas ang densidad ng interkoneksyon.

Ang ganitong uri ng integrasyon ay nakabatay sa napakahusay na pagkontrol sa badyet sa initDahil ang mga pang-itaas na patong ay pinoproseso kapag halos tapos na ang mga pang-ibaba, ginagamit ang mga katamtamang temperatura at napakatumpak na mga marker ng pagkakahanay upang matiyak na ang bawat bagong patong ay eksakto kung saan ito dapat naroon.

Kasabay nito, ang mga arkitektura Network-on-Chip (NoC) Ang mga Network of Compute (NoC) ay umusbong bilang tugon sa problema kung paano mahusay na maglipat ng data sa pagitan ng dumaraming bilang ng mga core, memory, at accelerator sa loob ng iisang sistema. Sa halip na mga point-to-point na koneksyon at mga shared bus, ang isang NoC ay nagpapatupad ng isang grid network na may mga router at channel, na nagbibigay-daan dito upang mapalawak ang saklaw sa mga napakakumplikadong sistema habang binabawasan ang mga bottleneck.

Dahil isinama sa mga TSV o silicon via, ang mga network na ito ay partikular na mahalaga sa mga 3D na solusyon at mga platform na multi-chiplet. Kaya naman, maaaring i-optimize ang daloy ng impormasyon, pag-aangkop ng topolohiya ng network sa padron ng komunikasyon ng aplikasyon nito, isang bagay na kritikal sa artificial intelligence o autonomous driving.

Pagsasama ng photonic at mga heterogeneous waveguide

Ang isa pang pangunahing aspeto ng heterogeneous integration ay ang pagsasama ng pinagsamang potonika direkta sa parehong kapaligiran ng packaging o kahit sa parehong wafer gaya ng electronics. Ang tinatawag na heterogeneous waveguides ay naghahalo ng iba't ibang materyales (hal., silicon at III-V compounds) upang gabayan ang liwanag na may mababang loss at mataas na bilis sa loob ng isang chip.

Ang ganitong uri ng sistema ay lalong mahalaga sa mga gitnang rehiyon ng mga chip na may napakataas na pagganap, kung saan ang mga tradisyonal na koneksyon sa kuryente ay nagsisimulang makaranas ng mga limitasyon sa pagkonsumo ng kuryente at latency. Sa pamamagitan ng pagdidirekta ng optical signal sa mga partikular na idinisenyong cavity at pathway, nababawasan ang interference, at nakakamit ang napakabilis na paghahatid ng data na may mas mababang pagkonsumo ng enerhiya.

Ang kakayahang pagsamahin ang mga elektronik at optikal na bloke sa iisang plataporma ay nagbubukas ng pinto sa mga aplikasyon tulad ng mataas na pagganap ng computing gamit ang mga panloob na optical link, mga makabagong pagkakaugnay ng data center, o kahit ang pagsasama ng mga pangunahing bahagi ng quantum system sa mas siksik na mga chip.

Mga Aplikasyon: mula sa automotive hanggang sa IoT at medisina

Ang heterogeneous integration ay isang teknolohiyang sumasaklaw sa iba't ibang sektor na nakakaapekto sa halos lahat ng sektor: high-performance computing, automotive, komunikasyon, renewable energy, smart agriculture, kalusugan at ang Internet of Things, bukod sa iba pa. Ang bawat larangan ay gumagamit ng parehong pilosopiya na may iba't ibang proseso at prayoridad sa gastos.

Sa high-performance computing at pagsasanay sa malalaking modelo ng AI, ang pangunahing layunin ay i-maximize ang computational performance kada watt at kada unit area. Nakakamit ito sa pamamagitan ng pagsasama-sama ng iba't ibang teknolohiya. susunod na henerasyon ng GPU o TPU gamit ang mga high-bandwidth memory stack gamit ang hybrid bonding o 3D stacking, na lumilikha ng mga napakasiksik na module.

Sa larangan ng medisina, ang integrasyon ng mga chiplet ay nagbibigay-daan para sa mga lubos na na-customize na disenyo: ang mga processing block, analog signal acquisition, wireless communications, at hardware security ay maaaring paghaluin sa mga configuration na partikular sa bawat uri ng device, mula sa mga monitor ng pasyente kabilang ang mga health implant at wearable.

Mga advanced na materyales: GaN at III-V semiconductors

Ang pagsasama ng mga materyales tulad ng... ay nararapat sa isang hiwalay na kabanata. gallium nitride (GaN) at iba pang mga semiconductor ng III-V group, na mahalaga para sa mga aplikasyon ng komunikasyon sa kuryente, radio frequency, at high-frequency. Ang mga materyales na ito ay nag-aalok ng higit na mahusay na pagganap kapag humahawak ng matataas na boltahe, matataas na kuryente, o mga signal na may napakataas na frequency.

Sa pamamagitan ng pagsasama ng mga ito sa mga silicon wafer gamit ang silicon vias at hybrid bonding technologies, makakakuha ang mga design team ng mga device na may pinahusay na pamamahala ng init at mas mababang pagkonsumonang hindi isinasakripisyo ang pagiging tugma sa malawakang proseso ng pagmamanupaktura. Ito ay isang de facto na pamantayan para sa ilang partikular na segment ng power electronics at mga advanced na RF system.

Ang kombinasyong GaN/III-V/silicon na ito ay perpektong akma sa lohika ng heterogeneous integration: ang bawat materyal ay ginagamit lamang kung saan ito nagdaragdag ng pinakamalaking halaga, at konektado sa pamamagitan ng isang imprastraktura ng packaging na nagsisiguro ng maiikling landas, mababang parasitic inductance, at mahusay na dissipation ng nabuo na init.

Mga chiplet, wearable, at mga bagong henerasyon ng mga device

Ang diskarte ng mga chiplet Hindi lamang ito limitado sa malalaking processor ng data center. Binabago rin nito ang mga sektor tulad ng mga medikal na aparato at personal na elektronikong pangkonsumo, kung saan ang kakayahang paghaluin at pagtutugmain ang mga functional block ay nagbubukas ng pinto para sa mas malalim na pagpapasadya.

Sa sektor ng pangangalagang pangkalusugan, maaaring mag-alok ang isang vendor ng isang set ng mga sertipikadong chiplet (pagproseso, komunikasyon, mga partikular na sensor, hardware encryption, atbp.) at pagsamahin ang mga ito sa iba't ibang pakete depende sa pinal na device: isang vital signs monitor, isang smart patch, o isang portable diagnostic device. Pinapaikli nito ang mga development cycle at pinapadali nito ang... Muling paggamit ng IP.

Los wearables Partikular silang nakikinabang mula sa magkakaibang integrasyon. Sa pamamagitan ng pagsasama ng mga post-processed CMOS chips, mga advanced na wafer bonding techniques, at ultra-compact packaging, posible nang magdisenyo ng mga smartwatch, fitness tracker, o headphone na may mas mahabang buhay ng baterya, mas maraming sensor, at mas mahusay na koneksyon, nang hindi pinapataas (o binabawasan pa) ang pisikal na laki ng device.

Sa mga kontekstong ito, ang balanse sa pagitan ng pagganap, pagkonsumo, at gastos ay pinakamahalaga. Hindi laging makatuwiran na gumamit ng mga mahirap na pamamaraan tulad ng hybrid bonding; kadalasan, ang mga alternatibo ang pinipili. pagsasama ng fan-out o microbumpna nangangailangan ng mas murang imprastraktura at nag-aalok pa rin ng higit sa sapat na densidad para sa uri ng signal at data rate na hinahawakan.

Mga kamakailang pagsulong: CFET, FeFET at quantum photonics

Ang mga pagsulong sa mga pangunahing aparato ay gumaganap din ng mahalagang papel sa heterogeneous integration. Kabilang sa mga ito, ang mga sumusunod ay namumukod-tangi: Mga Komplementaryong FET (CFET), isang teknolohiyang nagbibigay-daan sa pagpapatong-patong ng mga nMOS at pMOS transistor sa ibabaw ng isa't isa, na radikal na binabawasan ang footprint at pinapahusay ang kahusayan ng enerhiya.

Ang paggamit ng CFET sa mga silicon chip ay nangangako ng mas maliliit at mas mahusay na mga transistor, na nagpapanatili ng epektibong panloob na komunikasyon salamat sa napakatumpak na pagkakahanay ng mga layer. Ang inobasyon na ito ay susi sa higit pang pag-compress ng lohika sa mas maliliit na volume, isang bagay na perpektong akma sa mga konsepto ng 3D stacking at advanced packaging.

Sa kabilang banda, Mga Ferroelectric FET (FeFET) Gumagamit sila ng mga ferroelectric na materyales na may kakayahang mapanatili ang kanilang polarization, na nagreresulta sa napakabilis, mababang lakas, at hindi pabagu-bagong mga alaala na may mahusay na pagpapanatili ng data. Sa pamamagitan ng pagsasama sa mga sentral at aktibong rehiyon ng mga chip, pinapabuti ng mga FeFET ang parehong pagganap at kahusayan sa enerhiya ng mga arkitektura na kailangang mag-imbak at kumuha ng malalaking halaga ng impormasyon na may mababang latency.

Kaayon, ang pinagsamang quantum photonics Itinatatag nito ang sarili bilang isang nangungunang aplikasyon ng heterogeneous integration. Sa pamamagitan ng pagproseso ng impormasyon sa anyo ng mga quantum state ng liwanag, ang mga sistemang ito ay nangangailangan ng isang napakahigpit na pinagsamang kombinasyon ng mga waveguide, source, detector, at control circuitry, na magagawa lamang sa malapit na pagsasama ng maraming materyales at proseso.

Sa lahat ng mga kasong ito, ang pakete at ang paraan ng pagkakakonekta ng mga elemento ay kasinghalaga ng mga aparato mismo, at umaasa ang mga ito sa mga pamamaraan tulad ng hybrid bonding, silicon wafers, at ang matalinong paggamit ng mga vias at alignment marker.

Mga hamon sa teknikal, materyal, at gastos

Sa kabila ng napakalaking bentahe nito, ang heterogeneous integration ay nangangailangan ng malaking hamonIsa sa mga pangunahing hamon ay ang teknikal na kasalimuotan ng pag-align at pagkonekta ng magkakaibang bahagi sa napakaliit na volume nang hindi nagdudulot ng mga depekto o panloob na mekanikal na stress.

La pamamahala ng thermal Ito ay isa pang kritikal na punto: kapag pinagsasama ang mga high-power at high-density block, ang thermal budget ay nagiging pangunahing parametro ng disenyo. Ang mahinang distribusyon ng init o hindi sapat na dissipation ay maaaring makapinsala sa mga sensitibong bahagi o malubhang magpababa ng performance, kaya ang pagpapalamig, pagpili ng materyal, at ang mismong arkitektura ng package ay dapat isaalang-alang nang magkasama.

Ang pagiging tugma sa pagitan ng iba't ibang materyales (silicon, III-V compounds, GaN, mga espesyal na salamin, mga organikong polimer, atbp.) ay nagpapakita rin ng isang hamon. Ang mga pagkakaiba sa mga koepisyente ng thermal expansion, mga mekanikal na katangian, o kemikal na katatagan ay maaaring magdulot ng mga stress, delaminasyon o napaaga na pagkabigo kung ang mga ito ay hindi napamamahalaan nang tama sa disenyo at proseso.

Dagdag pa rito ang isyu ng gastos at kakayahang i-scalable. Ang mga pinaka-advanced na teknolohiya, tulad ng hybrid bonding na may ultra-thin pitch, ay nangangailangan ng mamahaling kagamitan at isang sopistikadong imprastraktura, na nagpapataas ng mga gastos sa produksyon. Ang pangunahing hamon para sa industriya ay ang paghahanap ng balanse sa pagitan ng pagganap, gastos at dami ng paggawapagpili lamang ng mga kagamitang tunay na kinakailangan para sa bawat merkado.

EDA, pagiging maaasahan at ang papel ng mga sentro ng pananaliksik

Ang pag-usbong ng heterogeneous integration ay nagtutulak din sa ebolusyon ng mga kagamitan sa elektronikong disenyo (EDA)Hindi na sapat ang paglalarawan lamang ng isang monolitikong chip: kinakailangang imodelo ang mga interposer, mga redistribution layer, TSV, multiple bonding, mga three-dimensional thermal effect at electromechanical reliability, bukod sa maraming iba pang mga salik.

Ang mga sentro ng pananaliksik tulad ng Fraunhofer IZM ay nagbibigay ng mahalagang halaga sa pamamagitan ng paggawa nitong magagamit ng industriya mga piloto ng linya at mga test bench para sa mga bagong teknolohiya sa packaging at integration. Bukod sa pagbuo ng mga proseso, nagsasagawa rin sila ng mga reliability test na higit pa sa simpleng electrical testing, isinasama ang functional behavior ng mga sensor, actuator, o RF interface upang maunawaan ang mga dahilan ng mga potensyal na pagkabigo.

Sa kasaysayan, ang mga institusyon ng pananaliksik ay maaaring gumamit ng kagamitan nang dalawa o tatlong henerasyon na nahuhuli sa state-of-the-art na industriya. Sa kasalukuyan, ang pressure mula sa mga aplikasyon tulad ng AI at high-performance computing ay nagtutulak sa kanila na ilapit ang kanilang mga laboratoryo sa antas ng mga silid-linisan sa pinakamataas na antas, na may kaakibat na pagtaas ng mga gastos at patuloy na pamumuhunan sa imprastraktura.

Kasabay nito, inilalaan ng ilang tagagawa ang buong pabrika para lamang sa mga advanced na gawain sa packaging, na muling ginagamit ang mga pasilidad ng node na itinuturing na "hindi na ginagamit" para sa logic manufacturing, ngunit perpektong angkop para sa paggawa ng mga interposer o mga high-density interconnection structure. Ang modelong ito ay lubos na akma sa ideya ng pag-maximize sa paggamit ng umiiral na industrial base.

Epekto sa edge computing, deep learning at sustainability

Sa lupa ng gilid ng computingAng heterogeneous integration ay nagbibigay-daan sa paglalagay ng kapasidad sa pagproseso malapit sa kung saan nabubuo ang data, na binabawasan ang pangangailangang magpadala ng impormasyon sa cloud at pinapagaan ang pressure sa mga network at data center. Sa pamamagitan ng pagsasama-sama ng iba't ibang wafer at functional block, nakukuha ang mga device na may kakayahang magsagawa ng mga kumplikadong gawain on-site, habang pinapanatili ang mababang konsumo ng kuryente at maliit na footprint.

Ang mga aplikasyon ng malalim na pag-aaral Nangangailangan sila ng mga chip na may mataas na parallel computing capacity at napakalaking memory bandwidth. Ang kombinasyon ng mga compute chiplet na may mga stacked memory at na-optimize na NoC network, kasama ang mga advanced bonding process, ay ginagawang posible ang pagsasanay at pag-deploy ng lalong malalaking modelo nang walang pagtaas ng gastos at pagkonsumo ng kuryente sa mga hindi napapanatiling antas.

Ang pagpapanatili ay gumaganap din ng mahalagang papel sa ekwasyon. Ang pinagbabatayang ideya ng heterogeneous integration ay upang makamit ang pinakamataas na pagganap at paggana sa pinakamababang posibleng gastos sa ekonomiya at kapaligiran. Ang mga inisyatibo tulad ng mga proyekto ng Berdeng ICT Pinag-aaralan nila ang epekto sa kapaligiran ng mga imprastraktura ng impormasyon at komunikasyon, mula sa pagpili ng mga hilaw na materyales at pagproseso ng wafer hanggang sa disenyo ng mga board at ang pagsasama ng mga sistema.

Sa larangan ng seguridad ng hardware, ang pagsasama ng mga function sa iba't ibang distributed blocks, na may mga elemento tulad ng mga naka-embed na RFID microtag Sa pagsasaayos ng chip, mapapabuti nito ang traceability ng supply chain at mababawasan ang mga single points of failure, na magpapalakas sa reliability ng mga kritikal na sistema. Bahagi ito ng isang pamamaraan kung saan ang performance, safety, at sustainability ay magkasama.

Kung pagsasama-samahin ang buong larawang ito, ang magkakaibang integrasyon ay umuusbong bilang haligi na magpapahintulot sa microelectronics na patuloy na lumampas sa mga limitasyon ng simpleng miniaturization, na pinagsasama ang magkakaibang teknolohiya at materyales upang mag-alok ng mas malakas at mahusay na mga sistema na iniangkop sa mga totoong pangangailangan ng bawat aplikasyon.

Kaugnay na artikulo:

Ang pinaka-nakakagambalang mga digital na teknolohiya at ang kanilang epekto sa negosyo